2025上半年晶片巨頭GAAFET對決：英特爾18A、台積電N2、三星SF2策略深度剖析

為何GAAFET是半導體製程的下一個聖杯？

隨著摩爾定律的持續推進，晶片製造技術正以前所未有的速度發展，當傳統的鰭式場效電晶體（FinFET）架構逐漸逼近其物理極限時，半導體產業急需一場革命性的技術突破，以延續晶片性能的提升與功耗的降低，環繞式閘極場效電晶體（Gate-All-Around FET，簡稱GAAFET）技術，便是在這樣的背景下應運而生，成為眾所矚目的焦點。

GAAFET之所以被譽為下一個製程聖杯，關鍵在於其卓越的靜電控制能力，相較於FinFET僅能從三面控制電流通道，GAAFET透過將閘極完全環繞通道的設計，能夠更有效地控制電流的流動、顯著減少漏電流，並在更小的尺寸下實現更高的效能與更低的功耗，這對於追求極致運算能力的人工智慧、高效能運算（HPC）以及對續航有嚴苛要求的行動裝置等領域，無疑是至關重要的進展。

GAAFET核心原理：從鰭式到環繞式閘極的進化

要理解GAAFET的優越性，我們可以先回顧FinFET的運作方式，想像一下電流像水流一樣通過一個立體的「鰭片」狀通道，閘極如同水龍頭從鰭片的三個側面控制水流的開關，這種設計在過去十多年推動了半導體製程的巨大進步。

然而，當製程節點不斷微縮，鰭片的寬度變得極細，量子穿隧效應等物理現象導致的漏電問題日益嚴重，使得閘極對電流的控制能力下降，GAAFET的出現，正是為了解決此一瓶頸，它不再使用立體鰭片，而是改用水平堆疊的奈米片（Nanosheet）或奈米線（Nanowire）作為電流通道，閘極材料則完整包覆這些奈米片的四周，就像將水管完整握在手中，可以更精準地控制水流，這種全方位的控制，大幅提升了電晶體的開關效率，降低了功耗，並允許通道尺寸進一步縮小，為晶片設計帶來了更大的靈活性。

三大巨頭GAAFET技術路徑詳解

面對GAAFET這一革命性技術，全球三大晶圓代工巨頭英特爾（Intel）、台積電（TSMC）及三星（Samsung）均已投入大量研發資源，並規劃在2025年上半年左右進入量產階段，然而，它們的技術路徑與策略重點各有千秋。

英特爾 (Intel) 18A：RibbonFET 與 PowerVia 的雙重革新

英特爾將其GAAFET技術命名為RibbonFET，這本質上是一種奈米片電晶體，其關鍵特色在於可以透過調整奈米片的寬度，來針對不同應用優化電晶體的效能與功耗特性，提供更大的設計彈性，更引人注目的是，英特爾18A製程將結合其獨家的PowerVia背面供電技術，這是一項將供電網路移至晶圓背面的創新技術，傳統晶片是將供電網路與訊號網路都製作在晶圓正面，隨著電晶體密度增加，佈線日益擁擠複雜，PowerVia透過將電源線路移至背面，可以簡化正面的金屬互連層、改善訊號完整性、降低電壓降（IR Drop），並提升電晶體密度，RibbonFET與PowerVia的雙劍合璧，被英特爾視為重返製程領先地位的關鍵。

• RibbonFET：提供可調整的奈米帶寬度，優化效能與功耗。

• PowerVia：背面供電技術，簡化佈線、提升供電效率與晶片密度。

• 目標：宣稱在效能與功耗上超越競爭對手，並計畫在2024年底進入製造準備階段，2025年上半年實現量產。

台積電 (TSMC) N2：穩健演進的奈米片與背面供電網路

台積電作為全球晶圓代工的龍頭，其2奈米製程（N2）也將採用奈米片GAAFET架構，台積電的策略向來以穩健著稱，在N2製程上，除了導入奈米片電晶體以提升效能和降低功耗外，也將導入背面供電網路（Backside Power Delivery Network，簡稱BSPDN）技術，與英特爾的PowerVia概念相似，BSPDN的目標同樣是優化供電效率、改善訊號傳輸並提升邏輯密度，台積電N2初期將提供不含背面供電的版本，隨後推出整合BSPDN的N2P版本，這種分階段導入的策略，有助於控制初期量產的風險，確保良率與產能的穩定。

• 奈米片GAA：提升電晶體效能、降低功耗並縮小面積。
  

• 背面供電網路 (BSPDN)：分階段導入，優化電源輸送與佈線密度。
  

• 目標：在PPA（效能、功耗、面積）上持續領先，預計2025年下半年量產，因此2025上半年的實際市場影響力可能仍待觀察，但其技術藍圖清晰。

三星 (Samsung) SF2 (2奈米級)：MBCFET™ 的持續優化與挑戰

三星是三大巨頭中最早導入GAAFET技術的廠商，其3奈米製程已經採用了名為MBCFET™（Multi-Bridge Channel FET）的GAA技術，MBCFET™是奈米片技術的一種形式，透過加寬奈米片來提升驅動電流，進入2奈米世代的SF2製程，三星將持續優化其MBCFET™技術，進一步提升效能、降低功耗並縮小面積，然而，三星在GAAFET的初期量產面臨較大的良率挑戰，這也影響了市場對其先進製程的信心，SF2製程能否克服這些挑戰，並吸引到足夠的客戶訂單，將是其在2025年競爭格局中的關鍵。

• MBCFET™ 持續優化：在既有的GAA基礎上進一步提升PPA。
  

• 早期導入經驗：相較於其他兩家，擁有更早的GAA量產經驗，但也伴隨著學習曲線。
  

• 挑戰：良率提升與客戶信任度的重建將是重要課題，預計2025年開始量產。

關鍵技術規格與策略比較

特性	英特爾 (Intel) 18A	台積電 (TSMC) N2/N2P	三星 (Samsung) SF2
GAAFET 類型	RibbonFET (奈米片)	奈米片 (Nanosheet)	MBCFET™ (奈米片)
背面供電技術	PowerVia	BSPDN (N2P導入)	研發中，導入時程相對不明確
關鍵創新	RibbonFET可調通道寬度、整合PowerVia	穩健的奈米片技術、分階段導入BSPDN	早期GAA量產經驗、持續優化MBCFET™
預計量產時間	2025年上半年	N2約2025下半年，N2P稍晚	2025年
策略重點	技術大幅革新，爭取製程領先	穩定推進，確保良率與客戶需求	克服良率挑戰，擴大客戶基礎
潛在優勢	若PowerVia成功，供電與密度優勢顯著	技術成熟度高、生態系完整	較早的GAA經驗，若良率改善則具成本潛力
潛在挑戰	新技術整合風險、PowerVia量產成熟度	N2初期無BSPDN，N2P導入時程與效益待驗證	良率爬升速度、市場競爭壓力

GAAFET的製造挑戰與未來突破口

儘管GAAFET前景光明，但其製造過程也面臨諸多挑戰，例如，奈米片的堆疊需要極高的精度，任何微小的偏差都可能影響電晶體特性，磊晶（Epitaxy）生長高品質的通道材料、蝕刻（Etching）出精確的奈米片結構、以及確保閘極材料均勻包覆等，都是極具挑戰性的工藝步驟，此外，新的材料導入，如高遷移率通道材料或低電阻接觸材料，以及相應的製程整合，也需要大量的研發投入與驗證。

未來的突破口可能在於：

• 材料創新：探索如二維材料（例如二硫化鉬 MoS2）等新型態通道材料，進一步提升電晶體效能。
  

• 結構優化：例如垂直堆疊的CFET（Complementary FET），將NMOS和PMOS垂直堆疊，以追求更高的電晶體密度。
  

• 製程控制精進：運用更先進的量測與檢測技術（Metrology and Inspection），搭配人工智慧輔助製程控制，提升良率與穩定性。
  

• 微影技術配合：高數值孔徑極紫外光（High-NA EUV）微影技術的導入，對於圖案化更精細的GAA結構至關重要。

應用場景與市場潛力：GAAFET將如何改變我們的科技生活？

GAAFET技術的成熟與普及，將為眾多科技領域帶來深遠影響：

• 高效能運算 (HPC) 與人工智慧 (AI)：AI模型訓練與推論需要龐大的算力，GAAFET帶來的高效能與低功耗特性，能讓AI晶片在相同功耗下提供更強大的運算能力，或在相同算力下顯著降低能耗，對於資料中心的能源效率至關重要。
  

• 行動裝置：智慧型手機、筆記型電腦等行動裝置對電池續航力有著極高要求，GAAFET能有效降低處理器的功耗，延長使用時間，同時提升處理速度，帶來更流暢的使用者體驗。
  

• 汽車電子：隨著汽車智慧化與電動化程度的提高，車用晶片的需求與日俱增，GAAFET能滿足自動駕駛、智慧座艙等應用對高效能與高可靠性的需求。
  

• 物聯網 (IoT) 與邊緣運算：大量的IoT裝置需要在有限的能源下進行數據處理與通訊，GAAFET的低功耗特性使其成為理想選擇。

市場潛力方面，隨著數位轉型的加速，對先進製程晶片的需求只會有增無減，率先掌握GAAFET量產技術並能提供穩定產能與良好良率的廠商，將在未來幾年的半導體市場中佔據極為有利的競爭位置。

總結：2025年GAAFET戰局展望與未來啟示

2025年上半年，將是GAAFET技術從實驗室走向大規模商業化應用的關鍵時期，英特爾挾其RibbonFET與PowerVia的雙重創新，展現出強烈的企圖心；台積電則憑藉其深厚的技術積累與穩健的推進策略，力求在N2世代延續其市場領先地位；三星則期望透過持續優化其MBCFET™並克服良率挑戰，在GAAFET時代扳回一城。

這場技術競賽不僅關乎個別公司的市場份額，更將深刻影響整個半導體產業的發展方向，以及未來科技產品的樣貌，對一般消費者而言，GAAFET的成功意味著更快速、更省電、功能更強大的電子產品；對產業人士而言，這代表著新的機遇與挑戰，誰能率先攻克技術難關、實現穩定且具成本效益的量產，誰就能在這場GAAFET的世紀豪賭中拔得頭籌，引領下一個十年的晶片技術浪潮，這場競賽的結果，值得我們拭目以待。