AI 算力大爆炸的「供電解方」？解密晶背供電 (BSPDN) 如何為下一代 AI/HPC 開外掛

深入解析晶背供電 (BSPDN) 如何解決 AI 與 HPC 的功耗與散熱瓶頸；了解其原理、優勢、挑戰，以及如何透過改善供電效率與提升密度，為下一代超級運算開啟新篇章；探索 Intel PowerVIA 等前沿技術。

AI 算力的隱憂：功耗與散熱的「天花板」效應

人工智慧（AI）的浪潮正以前所未有的速度席捲全球，從大型語言模型（LLM）的驚艷表現到科學計算的精確模擬，對算力的渴求彷彿永無止境；然而，這場算力盛宴的背後，一個嚴峻的挑戰正悄然浮現：驚人的功耗與隨之而來的散熱難題，正成為限制晶片性能持續提升的巨大瓶頸；特別是對於肩負 AI 運算核心任務的 GPU、TPU 等加速器，以及支撐尖端科研的 HPC 超級電腦而言，如何在有限的空間內塞入數百億甚至上千億個電晶體，並穩定、高效地為它們提供能量，已成為半導體產業面臨的共同考驗。

傳統的晶片設計，其供電網路與訊號網路都擠在晶片的「正面」（Frontside），隨著電晶體密度不斷提升，這條「供電高速公路」變得日益擁堵不堪；這不僅導致嚴重的電壓下降（IR Drop），影響晶片效能與穩定性，更讓訊號傳輸的路徑迂迴曲折，限制了速度與效率；功耗的飆升也帶來了棘手的散熱問題，過高的溫度會降低晶片壽命，甚至導致系統崩潰；當 AI 應用對算力的需求呈指數級增長時，傳統的供電方式顯然已觸及「天花板」。

前門擠爆了：傳統供電網路 (FSPDN) 的侷限

想像一下一座極度繁華的超級城市（晶片），裡面有數百億的居民（電晶體）需要電力（能量）和通訊網路（訊號）；在傳統的晶片正面供電網路（Frontside Power Delivery Network, FSPDN）架構下，負責輸送電力的電線桿、變電箱（供電金屬層）和負責傳遞資訊的光纖、電話線（訊號金屬層）都必須安裝在城市的主要街道（晶片正面）上。

隨著城市規模（電晶體數量）急劇擴張，街道（晶片表面積）的空間變得寸土寸金；為了容納更多的居民，建築物越蓋越密，留給基礎設施的空間越來越少；結果就是：

1. 電力輸送困難（高 IR Drop）：  電線需要拉得更長、更細，才能穿梭在密集的建築之間，導致電能在輸送過程中損耗嚴重，末端居民接收到的電壓不足，影響正常生活（晶片效能下降、穩定性變差）

2. 通訊網路受阻（訊號完整性差）：  訊號線路被迫繞路，或者與高壓電線靠得太近，容易產生干擾，導致通訊品質下降（訊號延遲增加、出錯率提高）

3. 街道擁堵不堪（設計複雜度高）：  在有限的空間內規劃電力和通訊網路變得極其複雜，佈線困難，成本高昂

這就是 FSPDN 在面對 AI 和 HPC 這類高密度、高功耗晶片時所遭遇的困境；它限制了晶片設計師追求更高電晶體密度和更快運算速度的腳步。

另闢蹊徑：晶背供電 (BSPDN) 的革命性概念

為了解決正面供電的擁堵問題，半導體產業的工程師們提出了一個極具創意的方案：何不將「電力系統」整個搬到城市的「地下」（晶片的背面）呢；這就是晶背供電網路（Backside Power Delivery Network, BSPDN 或簡稱 BSP）的核心思想。

BSPDN 的概念是將供電網路從晶片的正面完全分離出來，移至矽晶圓的背面；如此一來，晶片的正面可以專心處理訊號傳輸，擁有更寬敞、更直接的佈線空間；而背面則可以鋪設更粗、更短、更有效率的供電線路，專門負責為數百億個電晶體穩定、高效地輸送能量。

這就好比將城市地面的電線桿全部移除，改為建設一個龐大而高效的地下電網；地面街道因此變得寬敞通暢，可以鋪設更寬的馬路、更直接的交通路線（優化訊號傳輸）；而地下的專用電纜則可以更穩定、損耗更低地將電力輸送到每一戶（提升供電效率）。

從「前面」到「後面」：BSPDN 的核心運作原理

實現 BSPDN 並非易事，它需要在半導體製程上進行重大的革新；其核心步驟大致如下：

1. 標準前段製程（FEOL）與後段金屬互連（BEOL - 訊號層）：  首先，按照常規流程在晶圓正面製造出數十億個電晶體，並完成負責訊號傳輸的金屬互連層（Signal Interconnect Layers）
   

2. 晶圓翻轉與薄化：  完成正面製程後，將晶圓小心地翻轉過來，並透過研磨或蝕刻等方式，將矽基板的厚度從數百微米大幅削減至僅剩數微米甚至更薄；這一步是為了讓背面的供電網路能夠更接近正面的電晶體；
   

3. 晶背金屬化（BSPDN 製造）：  在薄化後的晶圓背面，沉積並蝕刻出專門用於供電的金屬層；這些金屬層通常比正面的訊號線路更厚、更寬，以降低電阻，提高載流能力
   

4. 建立垂直連接（Nano-TSV 或 Buried Power Rail）：  最關鍵的一步是建立從背面供電網路到正面電晶體的垂直連接通道；目前主流的技術是使用「奈米矽穿孔」（Nano Through-Silicon Via, nTSV），這是一種極其微小的導電通道，能夠穿透薄化的矽基板，將背面的電力精確地「灌」到正面的電晶體電源接觸點；另一種思路，如 imec 提出的埋藏式電源軌（Buried Power Rail, BPR），則是在電晶體製造初期就在其下方埋設好電源軌道，後續再從背面接入
   

透過這些複雜的製程，BSPDN 成功地將供電和訊號這兩大網絡在物理空間上解耦（Decoupling），為晶片設計帶來了全新的可能性。

不只是換條路：BSPDN 帶來的關鍵優勢

將供電網路移至背面，並非僅僅是「換一條路走」這麼簡單，它為晶片設計帶來了多方面的顯著效益：

• 優勢一：大幅降低 IR Drop，提升供電效率；

  這是 BSPDN 最直接、最重要的優勢；由於背面的供電線路可以做得更粗、更短，電阻顯著降低；電力從背面直接通過 nTSV 等垂直通道供給正面的電晶體，路徑大大縮短；根據 Intel 等公司的數據，相較於傳統 FSPDN，BSPDN 可以將 IR Drop 降低數倍甚至一個數量級；更低的 IR Drop 意味著更穩定的電壓供給，晶片可以在更高的頻率下穩定運行，或者在相同頻率下以更低的電壓運行，從而降低功耗；對於動輒需要數百瓦甚至上千瓦功率的 AI 加速器和 HPC 處理器來說，供電效率的提升至關重要。
  

• 優勢二：釋放正面空間，優化訊號完整性與提升密度；

  將龐大的供電網路從正面移除後，騰出了寶貴的佈線資源；設計師可以利用這些空間來優化訊號線路的佈局，使其走線更短、更直接，減少訊號延遲和交叉干擾（Crosstalk），提升訊號完整性（Signal Integrity, SI）；更佳的訊號傳輸效率意味著更高的資料傳輸速率和更低的錯誤率；此外，釋放出來的空間也允許設計師在單位面積內塞入更多的標準單元（Standard Cells）或功能模塊，進一步提升晶片的邏輯密度和計算能力，這對於延續摩爾定律的微縮趨勢具有重要意義。
  

• 優勢三：改善散熱潛力；

  雖然將供電網路移至背面會帶來新的散熱挑戰（後面會詳述），但從另一個角度看，它也為散熱設計提供了新的可能性；由於正面的訊號層變得相對「清爽」，有利於熱量從電晶體向散熱器傳導；同時，背面的供電層因為金屬佔比較高，其導熱性通常優於正面的介電層，理論上可以作為一個額外的散熱路徑；當然，如何有效利用這一點，還需要散熱技術的同步創新。

BSPDN 的流派與實現：PowerVIA 與其他方案

目前，BSPDN 技術的發展主要由幾家領先的半導體製造商和研究機構推動，其中最引人注目的是 Intel 和 imec；同時，台積電 (TSMC) 和三星 (Samsung) 等主要晶圓代工業者也在其 2 奈米級別的先進製程節點中規劃導入各自的 BSPDN 解決方案，顯示這是業界共同的發展方向。

• Intel 的 PowerVIA：率先導入生產的晶背供電技術

  Intel 是 BSPDN 技術商業化的先驅者之一，其推出的晶背供電方案被命名為「PowerVIA」；PowerVIA 與 RibbonFET（GAA 環繞式閘極電晶體）技術相結合，應用於 Intel 20A 製程節點，該節點已於 2024 年底至 2025 年初開始導入生產，目前正處於量產爬坡的關鍵階段；Intel 展示的數據顯示，PowerVIA 能夠提供顯著的頻率提升，並有效改善電壓驟降問題，共同推動 Intel 在未來幾年的技術藍圖；PowerVIA 的實現依賴於精密的晶圓薄化和高深寬比的 nTSV 製造技術。
  

• imec 與產業合作：探索多元的 BSPDN 路徑；

  比利時的著名半導體研究機構 imec 也在積極探索 BSPDN 的不同實現方式，並與眾多產業夥伴合作；除了類似 PowerVIA 的 nTSV 方案，imec 還提出了「埋藏式電源軌」（Buried Power Rail, BPR）的概念；BPR 的想法是在電晶體製造初期，就在其下方預先埋設好電源軌道結構，這可以避免後續對薄化晶圓進行高深寬比的 nTSV 蝕刻與填充，可能在某些方面簡化製程；不同的 BSPDN 方案各有優劣，產業仍在探索最優化的路徑。

傳統 FSPDN vs. 晶背供電 BSPDN

特性	傳統正面供電 (FSPDN)	晶背供電 (BSPDN)
供電路徑	透過晶片正面的多層金屬互連層傳輸	透過晶片背面的專用金屬層及垂直通道 (nTSV 等) 傳輸
訊號佈線空間	與供電網路共享正面空間，佈線擁擠，互相干擾	正面空間主要用於訊號佈線，空間釋放，佈局優化
IR Drop	較高，尤其在高密度、高功耗區域	顯著降低，供電路徑短、電阻低
電晶體/邏輯密度	受限於正面佈線資源	潛力提升，正面標準單元可利用空間增加
訊號完整性	較差，易受供電網路雜訊和繞線影響	改善，訊號路徑更直接，干擾減少
製程複雜度	相對成熟	高，需要晶圓翻轉、薄化、背面製程、nTSV 等新技術
散熱考量	主要從正面散熱	正反面均需考慮，背面散熱路徑成為新課題
關鍵優勢	技術成熟，成本相對較低	大幅提升供電效率，釋放正面佈線資源，提高密度潛力
關鍵挑戰	供電瓶頸，限制微縮與性能提升	製程整合難度高，成本高，新的散熱與測試挑戰

製造的挑戰與未來展望

儘管 BSPDN 前景誘人，但將其實現並大規模量產仍面臨諸多挑戰：

1. 製程整合的複雜性：  BSPDN 引入了全新的製程步驟，如超薄晶圓的處理、高精度的正反面對準、高深寬比 nTSV 的均勻蝕刻與無缺陷填充等，每一步都對製程控制提出了極高的要求；如何將這些新步驟與現有的成熟製程（如 FinFET 或 GAA 電晶體製造、先進封裝等）完美整合，是一個巨大的工程挑戰。
   

2. 散熱設計的新考量：  將發熱量巨大的供電網路移至背面，改變了晶片的熱流分佈；如何有效地將背面積累的熱量導出，避免熱點產生，成為散熱設計的新課題；可能需要開發新的散熱材料、散熱結構或與先進封裝技術（如 3D 堆疊）協同設計。
   

3. 測試與驗證的難度：  對於包含 BSPDN 的晶片，傳統的晶圓級測試方法可能需要調整；如何有效地測試背面供電網路的完整性、nTSV 的連接可靠性，以及在早期發現潛在缺陷，都需要新的測試策略和設備。

儘管挑戰重重，但業界普遍認為 BSPDN 是克服未來幾代製程節點供電瓶頸的必然選擇；隨著 Intel、TSMC、Samsung 等主要玩家的持續投入和技術突破，預計未來幾年內，我們將看到越來越多採用 BSPDN 技術的高性能晶片問世。

BSPDN 賦能的未來：AI 與 HPC 的新境界

BSPDN 技術的成熟和應用，將為 AI 和 HPC 領域帶來革命性的影響：

• 更強大的 AI 模型訓練與推論：  BSPDN 提供的穩定高效供電，將允許 GPU、TPU 等 AI 加速器集成更多運算單元，運行在更高頻率，或在相同功耗下實現更高算力；這將大大縮短訓練複雜 AI 模型所需的時間，降低訓練成本；同時，更高的能效比也使得在邊緣裝置上部署更強大的 AI 推論能力成為可能；未來，我們或許能看到能夠處理更龐大數據集、理解更複雜模式、甚至產生更具創造力內容的 AI 模型。
  

• 超級電腦突破 Exascale 後的續航力：  對於追求極致算力的 HPC 領域而言，功耗一直是建造和運營超級電腦的主要限制因素之一；BSPDN 技術有助於提升單個處理器節點的性能和能效，為建造下一代 Zettascale 甚至更高級別的超級電腦提供關鍵支撐；使其能夠應對氣候模擬、新藥研發、材料科學、宇宙探索等更複雜的科學挑戰。
  

• 異質整合與 Chiplet 的新可能： BSPDN 不僅適用於單一晶片（Monolithic Chip），對於採用 Chiplet（小晶片）設計的先進封裝方案同樣意義重大；透過 BSPDN 為不同的 Chiplet 模塊（如 CPU 核、GPU 核、I/O 模塊等）提供優化的供電，可以進一步提升整個系統的性能和集成度；將供電從 2.5D/3D 封裝的矽中介層（Interposer）或基板轉移到 Chiplet 自身的背面，也有望簡化封裝設計的複雜性。

結語：BSPDN，為算力續命的關鍵拼圖

晶背供電網路（BSPDN）不僅僅是一項半導體製程的改良，它更像是在摩爾定律物理極限日益逼近的時代，為延續算力增長曲線而找到的一塊關鍵拼圖；透過將供電與訊號分離，BSPDN 直擊了傳統晶片設計中最核心的瓶頸之一，為 AI、HPC 等計算密集型應用釋放了新的性能潛力。

從技術愛好者的角度看，BSPDN 是人類工程智慧的又一次精彩展現，它巧妙地利用了晶片的第三維度（背面），解決了看似無解的二維平面（正面）佈線難題；而對於專業工程師和研究人員來說，BSPDN 代表著一個充滿挑戰但也充滿機遇的新領域，它不僅推動著半導體製造技術的極限，也將深刻影響未來晶片架構、系統設計乃至散熱方案的演進。

雖然前路仍有挑戰，但 BSPDN 所描繪的未來——更強大、更高效、更智能的計算，無疑令人充滿期待；它是為 AI 算力大爆炸持續提供「電力」的關鍵解方，也是推動科技邊界不斷拓展的重要引擎。