台積電 A14 製程深度解析：埃米時代來臨，技術藍圖與戰略抉擇

2025 年，半導體產業迎來了一個重要的里程碑；晶圓代工龍頭台積電（TSMC）在其北美技術論壇上，正式揭開了邁向原子級別製造的新篇章 – A14 製程；這個命名直接指向 14 埃米（Angstrom），相當於 1.4 奈米等級的先進技術，預計將於 2028 年投入量產；A14 的誕生，不僅承載著滿足人工智慧（AI）、高效能運算（HPC）等領域對極致算力的渴求，其在關鍵技術路徑上所做的抉擇，例如初期並未採用業界矚目的高數值孔徑極紫外光（High-NA EUV）微影技術，更引發了全球科技界的深度關注與探討；這一步，不僅是技術的演進，更是一場融合效能、成本與市場策略的深思熟慮後的佈局。

本文將帶您全面解析 A14 的官方規格、核心技術創新（如第二代環繞閘極電晶體 GAAFET 與 NanoFlex Pro™ 設計架構），深入探討其背後的戰略考量、潛在的製造挑戰，以及它如何在激烈的全球競爭格局中，定義下一世代頂尖晶片的樣貌；無論您是密切關注科技前沿的愛好者，或是身處半導體領域的專業人士，都能從這篇文章中，獲得關於 A14 製程清晰的輪廓、深度的洞見以及未來的展望。

為何需要 A14？驅動 AI 與 HPC 的算力引擎

摩爾定律驅動數十年來的技術進步，讓晶片上的電晶體數量不斷翻倍，帶來了驚人的運算能力提升；然而，當製程微縮進入奈米深水區，物理極限的挑戰日益嚴峻；儘管如此，世界對算力的需求卻有增無減，甚至呈現爆炸性增長。

生成式 AI 的浪潮席捲全球，從大型語言模型的訓練到雲端推論，再到終端裝置上的 AI 應用，都需要更強大、更節能的晶片來支撐；同時，科學研究、氣候模擬、金融分析等高效能運算領域，也亟需突破性的算力來解決更複雜的問題；現有的製程技術縱然不斷優化，但在面對這些指數級增長的運算需求時，仍顯得力有未逮。

因此，從奈米（N）世代跨入埃米（A）世代，成為延續半導體效能提升的必然選擇；A14 製程的目標，就是在比頭髮絲直徑小數萬倍的尺度上，實現更高的電晶體密度、更快的運算速度以及更低的單位運算功耗；它是下一波科技革命不可或缺的硬體基礎，是驅動未來 AI 與 HPC 應用的核心算力引擎。

A14 核心技術揭秘：第二代 GAA 與 NanoFlex Pro™

A14 製程的效能躍進，建立在關鍵的技術創新之上；台積電在此節點導入了更先進的電晶體架構與設計方法學：

第二代奈米片環繞閘極電晶體 (2nd Gen Nanosheet GAAFET)

繼 N2 製程首度導入奈米片 GAAFET 後，A14 將採用其第二代技術；相較於傳統的 FinFET（鰭式場效電晶體）僅三面被閘極包覆，GAAFET 的閘極是四面環繞著奈米片形式的通道；這種結構能更精準地控制電流的開關，大幅減少漏電流，就像是從用三指捏水管（FinFET）進化到用整個手掌握住水管（GAAFET）；第二代 GAAFET 預期在奈米片的材料、尺寸或堆疊方式上進一步優化，能在相同的驅動電壓下提供更高性能，或在相同性能下使用更低電壓以節省功耗，同時也更有利於電晶體的持續微縮。

NanoFlex Pro™ 設計架構

除了電晶體本身的進步，A14 也引入了 NanoFlex Pro™ 這項創新的設計技術；它賦予晶片設計公司更大的彈性，可以在設計標準單元（Standard Cell）時，根據特定需求來混合使用不同高度或特性的奈米片電晶體；例如，在需要高速運算的區塊採用效能較強但可能稍微耗電的配置，在注重功耗的區塊則採用較省電的配置；這種「量身訂做」的能力，讓晶片設計者能夠更精細地去平衡效能（Performance）、功耗（Power）與面積（Area）（即 PPA），榨取出 A14 製程的最大潛力，尤其對於需要高度客製化的 AI 和 HPC 晶片來說，是一大利器。

官方效能指標：A14 相較 N2 的顯著提升

台積電在技術論壇上公布了 A14 相較於其 N2 製程的預期效能提升數據，具體指標如下：

• 速度提升： 在相同的運算功耗下，A14 的時脈速度可以比 N2 提升 10% 至 15%；

• 功耗降低： 在相同的運算速度下，A14 的功耗可以比 N2 降低 25% 至 30%；

• 邏輯密度增加： 在相同的晶片面積下，A14 的邏輯電路密度（可容納的電晶體數量）將比 N2 增加超過 20%。

這些數字代表著實質的進步；更快的速度意味著 AI 模型訓練和推論時間的縮短；更低的功耗則有助於延長行動裝置的電池續航力，並降低大型資料中心的散熱和電力成本；更高的密度則能在同樣大小的晶片中整合更多功能或更強大的運算單元。

技術世代演進：從 N3 到 N2、A16 再到 A14/A14P

為了更清晰地理解 A14 的定位，我們可以將其放在台積電的技術演進藍圖中觀察：

製程世代	目標量產	主要電晶體架構	供電網路技術	主要微影技術 (推測/確認)	關鍵特色/目標
N3 (及其變體)	已量產	FinFET (優化)	正面供電 (FSPDN)	0.33 NA EUV, DUV Multi-Pat	FinFET 最終優化，提供多樣 PPA 選擇
N2	2025 H2	Nanosheet GAAFET	正面供電 (FSPDN)	0.33 NA EUV	首代 GAAFET，顯著 PPA 改進
A16	2026 H2	Nanosheet GAAFET	背面供電 (BSPDN/SPR)	0.33 NA EUV	導入背面供電，優化 HPC 效能與密度
A14	2028	GAAFET (第二代)	正面供電 (FSPDN)	0.33 NA EUV (確認)	首代埃米級製程，效能/功耗/密度再提升
A14P (規劃)	2029	GAAFET (第二代)	背面供電 (BSPDN/SPR)	0.33 NA EUV / 可能導入 High-NA EUV	A14 增強版，加入背面供電，可能評估 High-NA

註：A14P 的具體細節與時程仍為初步規劃，可能隨技術發展調整。

從表格中可以看出，技術的導入是循序漸進的；GAAFET 在 N2 導入，背面供電 (BSPDN，台積電稱之為超級電軌 Super Power Rail, SPR) 在 A16 導入；而 A14 作為首個埃米級製程，初期選擇沿用 N2 的正面供電，並繼續使用成熟的 0.33 NA EUV 微影技術，但在 GAAFET 和設計方法學上進行了升級；而將背面供電與可能導入的 High-NA EUV 技術，則保留給了後續的 A14P。

關鍵抉擇：為何 A14 初期跳過 High-NA EUV？

台積電宣布 A14 初期不採用 High-NA EUV，這項決定在業界引起廣泛討論；High-NA EUV（數值孔徑 0.55）能提供比現有 0.33 NA EUV 更高的解析度，理論上能更輕易地刻畫出 1.4 奈米等級所需的精細圖案；那麼，台積電為何選擇了一條看似「繞路」的策略？

主要原因分析：

• 成本考量： High-NA EUV 曝光機的價格極其高昂，單台可能超過 3.8 億美元，是 0.33 NA EUV 機台（約 1.8 億美元）的兩倍以上；過早、過於廣泛地導入，將大幅拉高 A14 的製造成本，可能影響其市場競爭力。

• 技術成熟度與良率風險： High-NA EUV 作為全新技術，在光源穩定性、光罩技術、光阻劑配合以及極淺景深帶來的製程控制挑戰等方面，仍需時間克服才能達到大規模量產所需的高穩定性與高良率；貿然導入新技術節點，風險較高。

• 現有技術的潛力： 台積電顯然評估，透過更複雜的多重曝光技術（Multi-Patterning）搭配成熟的 0.33 NA EUV，仍然可以在控制成本與風險的前提下，達成 A14 所需的圖案化（Patterning）精度要求；雖然製程步驟可能增加，但整體而言可能更具成本效益。

競爭者的不同路徑：

值得注意的是，競爭對手英特爾（Intel）則計畫在其 18A 甚至更早導入 High-NA EUV，採取了更為激進的策略，試圖透過率先掌握最新微影技術來追趕甚至超越；這顯示了不同廠商在技術路徑選擇上的策略差異，未來幾年誰的策略能奏效，將是市場關注的焦點。台積電的選擇，顯示其在追求技術領先的同時，也高度重視量產的穩定性、成本控制與客戶價值。

背面供電佈局：A16 的超級電軌與 A14P 的展望

另一個關鍵技術是背面供電網路（BSPDN）；傳統晶片將供電線和訊號線都擠在晶片正面，線路越來越擁擠，導致電壓下降（IR Drop）和訊號干擾問題日益嚴重，限制了效能；BSPDN 透過將供電網路移到晶圓背面，直接為電晶體供電，可以大幅改善供電效率、降低干擾並釋放正面空間給訊號線，對於需要高電流、高密度佈線的 HPC 晶片尤其重要。

台積電的 BSPDN 方案稱為「超級電軌」（Super Power Rail, SPR），將在 A16 製程（2026 H2 量產）中首次導入；然而，根據最新資訊，2028 年量產的 A14 製程初期版本，將繼續沿用 N2 的正面供電（FSPDN）架構；而整合 SPR 背面供電技術的 A14 版本，則規劃在隨後的 A14P 製程（預計 2029 年）中推出。

這種分階段導入的策略，可能是考量到將 GAAFET、1.4 奈米微縮以及 BSPDN 等多項重大技術變革同時導入的複雜度和風險過高；先在 A14 上專注於穩定 GAAFET 與 1.4 奈米微縮，待 A16 的 SPR 技術成熟後，再將其整合到 A14P 中，是相對穩健的做法。

製造挑戰：埃米尺度的物理極限與良率考驗

即使 A14 初期避開了 High-NA EUV 和 BSPDN 的整合挑戰，邁入 1.4 奈米級別本身就已是巨大的工程挑戰：

• GAAFET 優化：  如何在數十億甚至上百億個電晶體上，精確控制第二代奈米片的厚度、寬度、均勻性，並確保其可靠性，是良率的關鍵。

• 0.33 NA EUV 多重曝光極限：  用現有 EUV 技術製作 1.4 奈米圖案，需要更複雜的多重曝光步驟，對光罩精度、對準誤差、蝕刻製程的要求都達到極致，任何微小偏差都可能導致失敗。

• 量子效應與漏電：  在接近原子尺度下，量子穿隧效應等物理現象更為顯著，如何透過材料、結構設計來抑制漏電流，維持電晶體開關特性，是一大難題。

• 互連瓶頸：  即使電晶體縮小，連接它們的金屬導線如果沒有等比例縮小或找到更低電阻的材料，也會成為效能瓶頸（RC Delay）。

• 製程整合複雜度：  將所有優化後的製程步驟（數千道）整合在一起，確保各環節匹配且穩定，複雜度呈指數級增長。

克服這些挑戰，需要材料科學、物理、化學、光學、精密工程等跨領域的持續突破與創新。

應用藍圖：A14 將點燃哪些未來科技火花？

一旦 A14 成功量產並克服初期挑戰，其帶來的效能與功耗優勢將為眾多領域注入強大動能：

• 下一代 AI 加速器：  更強大的 AI 訓練與推論晶片，支援更龐大、更複雜的模型，加速 AGI 的發展進程。

• 超級電腦與 HPC：  為科學研究、新藥開發、氣候變遷模擬等提供前所未有的運算能力。

• 頂級智慧手機 SoC：  實現更快的處理速度、更強的 AI 運算能力（例如即時影像處理、自然語言交互）以及更長的電池續航。

• 先進自動駕駛與智慧座艙：  提供更可靠的即時環境感知、決策制定能力與豐富的車載娛樂體驗。

• 雲端基礎設施：  提升大型資料中心的運算效率和能源效率，降低營運成本。

• 元宇宙與 XR 裝置：  驅動需要強大圖形處理和低延遲運算的沉浸式體驗。

A14 是開啟這些未來應用潛力的關鍵鑰匙。

競爭白熱化：A14 vs Intel 14A vs Samsung SF1.4 的競逐

埃米級製程的競賽已進入白熱化階段，主要玩家的策略各有不同：

• 台積電 (A14)：  採取相對穩健的策略，2028 年量產，初期專注於優化 GAAFET 和利用成熟的 0.33 NA EUV，將 High-NA EUV 和 BSPDN 放到後續的 A14P (2029)。目標是在成本、良率與效能間取得最佳平衡。

• 英特爾 (Intel 14A)：  策略非常積極，目標是在其 18A 之後盡快推出 14A，並計畫率先導入 High-NA EUV，試圖在微影技術上取得領先優勢，重返製程技術的領導地位。時程目標似乎比台積電更早。

• 三星 (SF1.4)：  原計畫在 2027 年推出 1.4 奈米級的 SF1.4，但近期傳出可能取消或推遲的訊息，顯示其在先進製程的推進上可能遭遇較大挑戰。有消息稱三星可能將資源轉向更長遠的 1 奈米研發。

這場競賽不僅是技術的比拚，更是良率、成本、產能、客戶信任度和生態系的全方位較量。台積電 A14 的策略選擇是否能在未來幾年維持其領先地位，值得密切關注。

展望未來：A14 之後的路徑與埃米時代的挑戰

A14 的正式亮相，標誌著半導體產業正式踏入埃米時代；展望未來：

• A14P 及後續節點：  A14P (預計 2029) 將整合 BSPDN，並可能導入 High-NA EUV；再往後，可能朝向 A10 (1 奈米) 發展，這可能需要全新的電晶體架構，例如互補式場效電晶體 (CFET) - 將 n 型和 p 型電晶體垂直堆疊，以追求極致的密度。更長遠來看，二維材料 (如 MoS2) 或碳奈米管 (CNT) 也被視為潛在的下一代通道材料。

• 異質整合趨勢：  隨著單一晶片微縮越來越困難且昂貴，透過先進封裝技術（如 CoWoS, SoIC）將不同製程、不同功能的晶片粒（Chiplet）整合在一起的異質整合將扮演更重要的角色，與先進製程相輔相成。

• 成本與永續性挑戰：  埃米級製程的研發與製造成本極其高昂，可能使頂尖晶片的價格居高不下；同時，半導體製造的能耗和水耗巨大，如何在追求極限效能的同時兼顧環境永續，是整個產業無法迴避的課題。

埃米時代充滿了無限的可能性，但也伴隨著巨大的挑戰。

A14 - 技術、成本與市場策略的平衡

台積電 A14 製程的正式宣布，不僅是一個技術節點的演進，更是其在埃米時代關鍵戰略佈局的展現；相較於 N2 的顯著效能提升、第二代 GAAFET 的導入、以及 NanoFlex Pro™ 帶來的設計彈性，都顯示了其強大的技術實力；然而，初期選擇不採用 High-NA EUV，並將 BSPDN 推遲到 A14P 的決策，更凸顯了台積電在追求技術領先與確保量產穩定性、成本效益之間所做的深思熟慮與務實平衡。

對於科技愛好者而言，A14 預示著未來更強大、更智慧的電子產品即將到來；對於產業專業人士而言，A14 的技術細節、設計規則以及其背後的策略考量，都將深刻影響未來的產品開發與市場競爭格局。

A14 是人類工程智慧向原子尺度探索的又一壯舉；雖然前方的道路依然充滿挑戰，但正是這種對極限的不懈追求，持續驅動著科技的浪潮，塑造著我們的未來世界。

您對於台積電 A14 初期不採用 High-NA EUV 的策略有何看法？您認為這會影響其與 Intel 的競爭嗎？