High-NA EUV 步入實戰：埃米時代的微影設備競賽

埃米前線與價值四億美元的「鏟子」

隨著半導體產業的腳步堅定地跨越奈米尺度，一場更為精密的競賽已在「埃米」（Angstrom）的疆域上展開，業界正積極挑戰如 A14（1.4 奈米）與 A10（1.0 奈米）等前所未有的製程節點，摩爾定律的延續在此面臨著物理極限的嚴峻考驗，在這場競賽中，最關鍵的工具、最昂貴的「鏟子」，無疑是荷蘭設備巨擘艾司摩爾（ASML）推出的高數值孔徑極紫外光（High-NA EUV）微影系統。   

本文目的在深入剖析此一劃時代的技術變革，High-NA EUV 不僅僅是現有 EUV 技術的漸進式升級，它代表了一種典範轉移，為未來數個世代的晶片製造提供了簡化且更高解析度的圖案化路徑；然而，這條路徑充滿了巨大的財務風險與技術挑戰，每套系統高達 3.8 億至 4 億美元的驚人售價，迫使晶圓廠領導者們在投資策略上做出艱難抉擇，這引發了一場核心的辯論：是應當擁抱 High-NA EUV 帶來的一次性曝光簡潔性，還是繼續依賴現有 Low-NA EUV 設備進行更複雜但可能更具成本效益的多重曝光？英特爾（Intel）、台積電（TSMC）和三星（Samsung）等業界巨頭對此採取的迥異策略，正是一場攸關未來十年半導體版圖的世紀豪賭，這場競賽的勝負，不僅取決於 ASML 的設備本身，更繫於整個半導體生態系的同步進化——從光罩、光阻劑到薄膜與檢測技術，每一環節都必須克服前所未有的挑戰。   

技術的躍進：解構 High-NA EUV

要理解 High-NA EUV 所引發的策略分歧與經濟辯論，首先必須深入其技術核心，這不僅是一次規格的提升，更是一系列為了解決根本物理問題而生的精妙工程設計與妥協。

從 0.33 到 0.55 NA：解析度的革命

High-NA EUV 技術的核心突破，在於其光學系統數值孔徑（Numerical Aperture, NA）的顯著提升，數值孔徑是衡量光學系統收集與聚焦光線能力的物理量，ASML 現行用於量產的標準 EUV 系統（如 TWINSCAN NXE 系列）採用 0.33 NA 的光學設計，其理論解析度極限約為 13 nm，然而，當製程節點邁向 2 奈米以下，業界需要能夠直接成像更精細的電路圖案。   

為此，ASML 與其光學夥伴蔡司（ZEISS）開發出具備 0.55 NA 的全新 EXE 系統，這一躍升將理論解析度推進至 8 nm，這 8 nm 的能力，被視為在埃米時代實現關鍵層（critical layers）單次曝光（single-exposure）的關鍵，從而避免了複雜且高成本的多重曝光流程 。   

實現這一目標的代價是巨大的工程挑戰，為了捕捉更大角度的光線，新系統的反射鏡尺寸必須大幅增加。這使得整個光學系統的規模急劇膨脹，一套 High-NA EUV 系統的投影光學模組（projection optics）由超過 40,000 個零件組成，重達 12 噸；而照明系統（illumination system）則由超過 25,000 個零件構成，重逾 6 噸；整體而言，High-NA 的光學系統在體積與重量上，約為前一代 0.33 NA 系統的七倍之多 。這不僅是技術的升級，更是對精密機械工程與製造能力的極限挑戰。   

變形光學的妥協：ASML 的精妙光學解方

提升 NA 所需的巨型反射鏡，直接引發了一個棘手的物理難題，在 EUV 這種全反射式光學系統中，光線以特定角度照射到光罩（reticle 或 photomask）上，再由光罩將電路圖案反射至投影光學系統，0.55 NA 系統的更大反射鏡，導致光線撞擊光罩的主光線角度（chief-ray-angle）變得過大，在此角度下，光罩表面的多層膜反射鏡會失去其反射效率，使得圖案無法被有效轉移，微影製程因而失效 。   

面對此困境，有兩種理論上的解決方案：一是將光罩尺寸加倍，二是改變光學設計。前者將迫使整個光罩製造、檢測與傳輸的基礎設施進行昂貴且耗時的全面革新，對產業生態系衝擊巨大。因此，ASML 與蔡司選擇了後者，提出了一種極具創意的解決方案：變形光學（anamorphic optics）。   

此設計的核心在於非對稱性的縮小倍率，傳統微影機在 X 和 Y 兩個方向上均以 4 倍的倍率縮小光罩上的圖案，而 High-NA 的變形光學系統，則在一個方向（slit，狹縫方向）維持 4 倍縮小，但在另一個方向（scan，掃描方向）採用 8 倍縮小，這種巧妙的 4x/8x 非對稱設計，有效減小了光線在光罩上的入射角範圍，從而解決了反射率下降的問題，並讓晶圓廠得以繼續沿用業界標準的 6 吋光罩 。   

然而，這項精妙的解決方案帶來了一個無法避免的後果：晶圓上的單次曝光視野（exposure field）面積，被縮減為標準 0.33 NA 系統的一半，這個「半場域」（half-field）的特性，為大尺寸晶片的設計與製造帶來了全新的「拼接」（stitching）挑戰，我們將在第三章深入探討。   

為生產力而生的工程設計：追求每小時 200 片以上的產能

曝光視野減半，意味著要完成一片晶圓的圖案化，需要執行兩倍的曝光次數。若無其他補償措施，這將直接導致產能腰斬，嚴重衝擊 High-NA 技術的經濟可行性 。   

為了克服此一產能瓶頸，ASML 的工程師們開發了速度極快的晶圓與光罩載物台（wafer and reticle stages），EXE 系統的晶圓載物台，其加速度高達 8g，是前代 NXE 系統的兩倍，而光罩載物台的性能更為驚人，加速度達到 32g，是 NXE 系統的四倍，相當於一輛賽車在 0.09 秒內從靜止加速至時速 100 公里 。   

憑藉這些超高速載物台，TWINSCAN EXE:5000 型機台的產能（throughput）得以達到每小時超過 185 片晶圓（wafers per hour, WPH），甚至超越了部分已在量產中使用的 NXE 系統。ASML 的技術藍圖更計畫在 2025 年將產能提升至 220 WPH 。ASML 甚至已提出未來將產能目標設定在 400 至 500 WPH，以進一步降低單片晶圓的曝光成本，如此高的生產效率，被 ASML 視為確保晶圓廠在導入 High-NA 技術時，能夠維持經濟效益的關鍵支柱 。   

環環相扣的權衡：High-NA 設計的內在邏輯

綜合來看，High-NA EUV 的整體架構並非一次「無妥協」的技術飛躍，而是一系列環環相扣的權衡與精妙工程解方的集合。其發展邏輯清晰地展現了半導體設備開發的複雜性：

1. 首要目標：追求更高的解析度（8 nm），這在物理上要求更高的數值孔徑（0.55 NA）。

2. 引發的問題：更高的 NA 需要更大的反射鏡，這在光罩端產生了物理問題——因入射角過大導致反射率失效。

3. 光學解方：為了解決反射率問題，同時保護現有的光罩基礎設施，開發出變形光學（4x/8x 縮小）。

4. 新的系統問題：變形光學卻帶來了一個新的系統級問題——曝光視野減半，這直接威脅到機台的產能與經濟效益。

5. 機電解方：為了解決產能問題，開發出超高速載物台，透過驚人的加速度彌補了曝光次數加倍的損失。

6. 最終的挑戰：儘管產能問題得以解決，但半場域的特性留下了一個無法避免的後果——大尺寸晶片需要「拼接」，這為製程控制帶來了全新的複雜度與潛在的誤差源（如疊對精度、線寬均勻性），成為整個生態系必須共同解決的新挑戰。

此一連串的因果關係揭示，High-NA 的成功不僅僅是 ASML 製造出機台那麼簡單，它更依賴整個產業鏈去適應並解決由其核心設計所衍生的下游挑戰。對投資者而言，這意味著風險並非僅集中在 ASML 一家公司，而是分散在整個生態系統之中，任何一個環節的瓶頸都可能影響全局。

十億美元的賭注：策略與經濟效益分析

High-NA EUV 的技術突破固然令人矚目，但其高昂的成本與不確定的投資回報，正引發業界一場激烈的辯論，並驅使三大晶圓代工巨頭走上了截然不同的策略道路。

令人咋舌的標價：High-NA 的成本衝擊

High-NA EUV 系統的價格標籤令人望而生畏。根據業界報告，每套系統的售價約在 3.8 億至 4 億美元之間 ，這比最新一代 Low-NA EUV 機台約 1.8 億至 2 億美元的價格高出一倍以上 。   

這不僅是單一設備的採購成本，更會對晶圓廠的資本支出（CapEx）模式產生深遠影響，一座先進製程晶圓廠需要數十台微影設備來維持產能，若要為一座新廠全面導入 High-NA 技術，僅在微影設備上的投資就將高達數十億美元，這徹底改變了建廠的財務模型與風險評估 。   

2.2 核心辯論：High-NA 單次曝光 vs. Low-NA 多重曝光

High-NA 高昂價格的主要理由在於其帶來的「製程簡化」，透過單次曝光完成原本需要使用 Low-NA EUV 進行複雜多重曝光（如雙重或四重曝光）的圖案，High-NA 有望大幅減少生產步驟、縮短製造週期，更重要的是，它能減少多重曝光中常見的疊對誤差（overlay error）與缺陷產生的機會，從而提升良率 。   

然而，一個強而有力的反方論點正挑戰著這個假設，以產業分析機構 SemiAnalysis 和 IBM 發表的研究數據為例，其核心論述圍繞著「曝光劑量」（dose）與產能的關係，關鍵尺寸（Critical Dimension, CD）與所需曝光劑量之間呈現指數關係：圖案越精細，所需的光子能量就越高 。   

• High-NA 的困境：由於 High-NA 的產能常受限於曝光劑量，為了印製最精細的圖案，設備必須放慢掃描速度以累積足夠的能量，這直接導致單位時間內的晶圓產出下降，推高了單片晶圓的成本 。   

  
  

• Low-NA 的優勢：相比之下，Low-NA 雙重曝光將一個複雜圖案拆分到兩張光罩上，每次曝光處理的是一個線寬與間距較為寬鬆的圖案。這使得單次曝光所需的劑量大幅降低，讓機台能以其最高的機械速度運轉，從而最大化產能 。   

  
  

基於此模型的結論是，單次 High-NA 曝光的成本約為單次 Low-NA 曝光的 2.5 倍 。這意味著，   

只有當 High-NA 能夠取代一個需要至少三次或更多次 Low-NA 曝光的製程步驟時，它才開始具備成本效益。若能取代一個四光罩的複雜流程，其成本優勢將十分顯著，可達 1.7 至 2.1 倍 。   

表 1：單片晶圓微影成本模型比較 (High-NA vs. Low-NA 多重曝光)

取代的 Low-NA 曝光次數	製程情境範例	Low-NA 多重曝光相對成本	High-NA 單次曝光相對成本	High-NA 成本優勢/(劣勢)
1 次	寬鬆間距層	1.0x	~2.5x	(1.5x) 成本劣勢
2 次 (雙重曝光)	先進金屬層 (30nm pitch)	2.0x	~2.5x	(0.5x) 成本劣勢
3 次 (三重曝光)	極密集金屬層 (21nm pitch)	3.0x	~2.5x	0.5x 成本優勢
4 次 (四重曝光)	未來極密集金屬層	4.0x	~2.5x	1.5x 成本優勢

註：此為基於公開研究數據的簡化模型，實際成本受劑量、疊對、蝕刻等眾多因素影響。相對成本以單次 Low-NA 曝光為 1.0x 基線。資料來源：   

策略分歧：三巨頭的世紀豪賭

這場成本效益的辯論，直接導致了三大晶圓代工巨頭在 High-NA 導入策略上的巨大分歧。

• 英特爾的激進豪賭：英特爾是 High-NA 最積極的擁護者，不僅是首位下單的客戶，更傳聞包下了 ASML 2024 年生產的全部五台 High-NA 設備 。對英特爾而言，這是一項策略性的必要投資。其執行長 Pat Gelsinger 坦言，過去在 EUV 技術導入上的遲疑是導致其晶圓代工業務落後的關鍵失誤 。因此，英特爾的賭注是：率先掌握 High-NA 技術，將使其能夠在 14A 節點上實現技術超車，重返製程領先地位。為此，他們願意承擔更高的初期成本與潛在的虧損風險 。   

  
  

• 台積電的務實謹慎：作為市場的領導者，台積電對 High-NA 的態度則顯得務實而謹慎。其業務開發資深副總經理張曉強曾明確表示：「我喜歡它的性能，但不喜歡它的價格」；台積電已決定在其 A16 製程節點繼續沿用現有的 Low-NA EUV 設備，甚至可能將此策略延伸至 A14 節點 。他們憑藉在多重曝光技術上積累的深厚經驗與規模經濟，目的在為客戶提供最具成本效益的解決方案。台積電的策略是等待 High-NA 技術成熟、成本效益曲線明確反轉後，再行導入 。   

  
  

• 三星的平衡佈局：三星則採取了一條中間路線，一方面，它積極採購 High-NA 設備，在其位於韓國的全新半導體研發中心（NRD-K）進行研發，目標是將其應用於 1.4 奈米邏輯製程 。另一方面，三星對在 DRAM 業務上導入 High-NA 則持保留態度，因為未來的 3D DRAM 架構可能不再依賴 EUV 微影，鉅額投資可能成為沉重負擔 。這種雙軌並行的策略，反映了三星作為一家橫跨邏輯代工與記憶體兩大市場的綜合性企業，必須在不同業務之間進行風險對沖。   

策略背後的市場定位

三巨頭的策略分歧，不僅僅是技術路線的選擇，更是其各自市場地位與核心競爭力的直接體現。

• 英特爾：作為試圖重返王座的挑戰者，英特爾必須採取高風險、高回報的進攻策略，它無法透過模仿台積電的漸進式優化來取勝，唯有發動一場顛覆性的技術躍進，才有可能改變競爭格局，對英特爾而言，早期導入的財務風險，遠小於繼續落後的戰略風險。
  

• 台積電：作為擁有龐大客戶群與高效生產體系的領導者，台積電的首要任務是確保穩定性、可預測性與成本效益。其策略是防禦性的，目的在為客戶提供最低風險、最高回報的服務，它只會在 High-NA 成為一項低風險、高回報的成熟技術後，才會大規模採用。
  

• 三星：作為在代工與記憶體兩條戰線上同時作戰的整合型企業，三星的策略必然更為複雜，它必須投資 High-NA 以在 AI 晶片代工領域追趕台積電 ，同時又需警惕這項技術對其未來記憶體藍圖（3D DRAM）的適用性可能有限 。其平衡策略是在不同業務部門的不確定性之間尋求最佳平衡點。   

  
  

最終，High-NA 競賽的贏家，不會僅僅是率先採用者，而是其採納策略與自身商業模式及市場地位最為契合的公司。這場競賽的結果，將深刻地重塑未來十年的半導體產業格局。

生態系的挑戰：量產之路的重重關卡

ASML 成功交付 High-NA EUV 掃描器僅僅是漫長征途的第一步，要將這項技術真正投入大規模量產（High Volume Manufacturing, HVM），需要整個半導體生態系——從材料、光罩到檢測——進行一場同步的、艱鉅的技術革命。

光阻劑的三難困境：在超薄世界中駕馭 RLS 三角

High-NA 帶來更高解析度的同時，也大幅縮減了景深（Depth of Focus, DoF），這是高數值孔徑光學系統固有的物理特性 。為了確保圖案能精準聚焦在晶圓上，必須使用極薄的光阻劑（photoresist）薄膜 。   

這層超薄的光阻劑，讓材料科學家們陷入了經典的「RLS 三角」權衡困境，即在解析度（Resolution）、線寬粗糙度（Linewidth Roughness, LWR）與靈敏度（Sensitivity）之間取得平衡 。當光阻層變薄，它能吸收的 EUV 光子數量隨之減少，這會加劇由光子隨機分佈造成的「隨機性缺陷」（stochastic defects），導致線路邊緣更加粗糙（LWR 惡化）。在傳統的化學放大光阻劑（Chemically Amplified Resists, CARs）中，若要提升其中一項參數，往往需要犧牲另外兩者 。   

為此，業界正加速開發新一代光阻劑材料。金屬氧化物光阻劑（Metal Oxide Resists, MORs）與乾式光阻劑（dry resists）等新技術，因其在高解析度與低粗糙度方面的潛力而備受關注，但它們也帶來了新的製程整合與蝕刻挑戰，整個生態系仍在尋求最佳解決方案 。   

光罩與薄膜：變形光學的複雜性與光罩護膜的迫切需求

• 變形光罩的製造挑戰：4x/8x 的變形光學設計，為光罩製造帶來了新的複雜性。傳統的光罩誤差放大因子（Mask Error Factor, MEF）需要重新定義，製造規則檢查（MRC）也必須考慮圖案的方向性 。此外，由於晶圓端的景深極小，對光罩三維效應（Mask 3D effects，如陰影效應）的控制變得比以往任何時候都更加嚴苛 。   

  
  

• 光罩護膜的挑戰：光罩護膜（pellicle）是一層安裝在光罩上方的超薄透明薄膜，用於保護精密的光罩圖案免受微塵污染，是確保高良率量產的關鍵組件 。對於 High-NA EUV 以及未來更高功率（>600W）的光源，護膜必須同時滿足極端嚴苛的條件：極高的 EUV 透光率（>90%）、卓越的耐熱性（承受高達 800°C 甚至更高的溫度）以及在高加速度下的機械強度 。   

  
  

• 碳奈米管（CNT）成為解方：傳統的矽基材料已無法滿足這些要求 。碳奈米管（CNT）因其獨特的物理特性——兼具高強度、優異的耐熱性（在真空中可穩定至 1500°C）以及極高的 EUV 透光率（實驗數據可達 97-98%）——已成為最有希望的下一代護膜材料 。日本三井化學等材料供應商正與 imec 等頂尖研究機構合作，力求在 2025-2026 年的時間框架內將 CNT 護膜商業化，以支持 High-NA EUV 的量產導入 。   

拼接的縫隙：克服半場域的限制

如前所述，變形光學導致 High-NA 的曝光視野僅有標準尺寸的一半（約 26mm x 16.5mm）。對於尺寸超過此範圍的大型晶片（如高階 CPU、GPU），必須使用兩張或更多的光罩，將其圖案在晶圓上無縫地「拼接」起來 。   

這是一項極具挑戰性的製程控制難題。它要求不同曝光場域之間必須有極高的疊對精度，並且要確保在「接縫」處的線寬（CD）能夠平滑過渡，避免產生一整條的缺陷帶 。imec 等研究機構正與 ASML 及光罩廠密切合作，開發「同解析度拼接」（at-resolution stitching）技術以及更先進的光學鄰近效應修正（OPC）模型，以精確預測並補償拼接邊界處的光學交互作用，將其對電路性能的影響降至最低 。   

檢測的前線：在低訊號世界中看見奈米

當圖案尺寸縮小至 8 nm，且光阻層厚度僅有數十奈米時，傳統的量測與檢測（metrology and inspection）工具面臨著前所未有的挑戰。

• 傳統工具的極限：傳統的光學檢測工具，其波長遠大於要檢測的特徵，因此解析度不足以發現奈米級的缺陷 。而標準的關鍵尺寸掃描式電子顯微鏡（CD-SEM），則因超薄光阻層導致的電子束交互作用體積減小，面臨著訊號雜訊比（SNR）過低的困境，難以形成清晰的圖像 。此外，高能電子束本身也可能損傷脆弱的光阻劑，造成量測失真 。   

  
  

• 新技術的崛起：為應對這些挑戰，新一代的檢測技術應運而生：
  

  • 多光束電子束檢測（Multi-Beam E-beam Inspection）：為了克服傳統單光束電子束檢測速度過慢的問題，ASML (HMI)、KLA 和應用材料（Applied Materials）等公司正在開發多光束系統。這些系統利用數百道平行的電子束同時掃描晶圓，將檢測通量提升數倍甚至數十倍，使其足以應用於生產線上的即時製程監控 。   

    
    

  • 先進 CD-SEM：應用材料公司的 VeritySEM 10 系統是專為 High-NA 時代設計的新一代 CD-SEM。它採用獨特架構，能在低著陸能量下實現比傳統設備高 2 倍的解析度，從而在不損傷光阻劑的前提下進行精準量測 。   

    
    

  • 掃描式探針顯微鏡（SPM）：SPM（或稱原子力顯微鏡 AFM）在量測超薄、低高寬比的結構方面具有天然優勢。雖然傳統上因速度太慢而無法用於量產，但新型的高通量、多探頭 SPM 系統正被開發為一種關鍵的互補性量測工具，能夠為薄光阻劑的形貌提供參考級的精準數據 。   

    
    

表 2：High-NA EUV 先進量測解決方案比較

量測技術	解析度能力 (nm)	相對通量	薄光阻劑適用性	主要應用場景	關鍵供應商
傳統 CD-SEM	~2-3	中	低	研發、舊製程控制	AMAT, KLA
先進 CD-SEM (如 VeritySEM 10)	~1-1.5	中高	高	線上製程控制、3D 結構量測	Applied Materials
多光束電子束檢測	~1-2	高	高	大面積缺陷檢測、線上監控	ASML/HMI, KLA
高通量 SPM/AFM	<1 (參考級)	低	極高	研發、製程開發、參考數據建立	Bruker, Park Systems

註：通量與適用性為相對比較

3.5 生態系作為關鍵的制約因素

High-NA EUV 能否成功導入量產，其時間表並非僅由 ASML 交付機台的速度決定。更關鍵的制約因素，在於整個生態系——材料、光罩、檢測——能否同步成熟。

我們可以清晰地看到其中的依賴關係：

1. 一台 High-NA 掃描器即使已安裝在晶圓廠（如英特爾的案例），但若沒有能夠承受高功率光源的合格護膜，它就無法以目標產能穩定運行 。   

   
   

2. 即使有了護膜，若沒有能夠在超薄薄膜中穩定解析 8 nm 圖案且不產生大量隨機性缺陷的光阻劑，它也無法生產出高良率的晶圓 。   

   
   

3. 即便前兩者都已到位，若沒有能夠快速、準確地量測其產出圖案的檢測工具來提供製程回饋，生產線也無法進行有效的品質控制 。   

   
   

因此，生態系中任何一個環節的延遲或失敗，都將成為整個產業路線圖的瓶頸，無論掃描器本身準備得多麼充分。對於投資者而言，這凸顯出一批新的、值得密切關注的關鍵企業。材料供應商（如三井化學、JSR）與製程控制領導者（如 KLA、應用材料）的成功，如今已和價值數十億美元的 High-NA 平台緊密相連。這些「賦能者」既是關鍵的風險來源，也代表著重大的投資機遇。

埃米時代的黎明——一場精算的豪賭

綜合分析，High-NA EUV 無疑是一項技術奇蹟，它誕生於一系列精妙而複雜的工程權衡之中 ，並為半導體產業通往更高解析度的單次曝光圖案化提供了最清晰的路徑，然而，它的經濟可行性並非定論，而是取決於產能、曝光劑量需求以及多重曝光替代方案成本之間微妙的平衡 。   

通往大規模量產的道路，是一條充滿生態系挑戰的試煉之路。從光阻劑的成熟、耐用 CNT 護膜的商業化，到拼接技術的完善，再到新一代檢測工具的全面部署，每一個環節都是不可或缺的成功前提 。   

High-NA EUV 的採納，並非一個簡單的「是否」問題，而是一個複雜的「何時與如何」的策略抉擇。英特爾、台積電與三星的迥異路徑，正是基於它們獨特的市場地位對此問題給出的不同答案，每一種選擇都是一場經過深思熟慮的豪賭。這些技術與經濟挑戰的最終解決方案，不僅將決定摩爾定律的推進步伐，更將定義未來十年全球半導體產業的競爭格局。埃米時代的黎明已經到來，但征服這片新大陸的競賽，才剛剛拉開序幕。