High-NA EUV 生態圈深度解析：引領半導體邁向埃米世代的聖杯與試煉

Sonya
5月17日
讀畢需時 9 分鐘

已更新：5月19日

全面剖析光阻劑、光罩及量測技術的挑戰、創新與未來展望

想像未來世界的運算能力，從掌中裝置到驅動人工智慧的龐大伺服器，核心都仰賴著比髮絲細數萬倍的精微電路，要將這不可能的藍圖化為現實，半導體產業正迎來一場技術升級的關鍵戰役，也就是高數值孔徑（High-NA）極紫外光（EUV）微影技術。

這不僅是一台更先進的曝光機，更象徵著一個龐大且緊密相連的生態系統，其成敗將決定我們能否跨越2奈米製程節點，邁向更微小的埃米（Angstrom）世代；本文將深入High-NA EUV的核心，探索掃描機之外的三大關鍵支柱，也就是光阻劑的奈米畫布、光罩的變形精度，以及量測技術的鷹眼挑戰，共同揭示這場技術革命的全貌、瓶頸與未來曙光。

High-NA EUV是什麼？為何對半導體未來至關重要？

High-NA EUV微影技術的核心升級，是將系統的數值孔徑（Numerical Aperture, NA）從現有EUV技術的0.33提升至0.55，數值孔徑好比相機鏡頭的光圈大小，NA值越大，聚光能力越強，能在晶圓上成像的解析度就越高，這一步的躍進，使得High-NA EUV系統的光學解析度有望達到8奈米甚至更小的尺度，為在相同面積內容納約三倍的電晶體結構鋪平道路。

這項技術的誕生，肩負著延續摩爾定律的重責大任，同時滿足人工智慧（AI）、高效能運算（HPC）等前瞻應用對極致運算力的渴求，它也為半導體製造商提供了一個潛在的選項，用以簡化在最精細間距下，使用Low-NA EUV時所需的複雜多重曝光方案，進而可能提高良率並縮短生產週期。

然而0.55 NA的實現並非易事，它引入了一項根本性的改變，即變形光學（Anamorphic Optics）；為了在增大的入射角下維持EUV光在光罩上的反射率，並允許繼續使用業界標準的6吋光罩，以降低對現有基礎設施的衝擊，High-NA EUV系統在兩個正交方向上，採用了不同的縮小倍率，例如X方向4倍而Y方向8倍。

這種巧妙的設計解決了光學難題，卻也導致晶圓上的曝光視場（Field Size）相較於Low-NA系統縮小了一半，對於尺寸較大的晶片而言，這就意味著必須採用「拼接」（Stitching）技術，將多次曝光的圖案精密地接合在一起，無疑增加了製程的複雜度。

核心原理深入解析

簡單來說，High-NA EUV微影製程就像是用極其精細的光刻筆在晶圓上作畫；首先，強大的EUV光源產生13.5奈米波長的極紫外光，這道光線穿過載有電路設計圖的光罩（如同模板），接著，光線透過一套由數十面精密鏡片組成的複雜變形光學系統，將光罩上的圖案以不同倍率縮小並聚焦到塗有光阻劑的晶圓上。

光阻劑是一種感光材料，被EUV光照射到的區域會發生化學變化，後續透過顯影步驟，就能將曝光或未曝光區域的光阻劑去除，從而在晶圓上留下與光罩對應的精確圖案；變形光學系統的關鍵在於，它能在維持極高解析度的同時，巧妙地管理光線角度與光罩尺寸的限制，但其代價就是曝光範圍的縮減，需要更複雜的曝光策略（如拼接）來完成大面積晶片的製作。

關鍵技術細節與規格探討

深入探究High-NA EUV生態系，會發現其成功仰賴於多項關鍵技術的精密配合：

光阻劑（Photoresist）： 目標是實現8奈米以下的解析度，同時控制線寬粗糙度（LWR）在12%以下，並維持足夠的敏感度（目標DtS ≤ 60 mJ/cm²）以確保產能，同時還要極力降低隨機缺陷的發生率（RLSF挑戰）；材料方面，除了改良型的化學放大光阻劑（CARs），高吸收、高蝕刻抗性的金屬氧化物光阻劑（MORs）被寄予厚望，特別是在<20奈米的超薄光阻膜應用中，其蝕刻選擇比優勢明顯，乾式光阻劑等新平台也在積極開發中。
光罩（Photomask）： 變形光學使得標準6吋光罩僅能曝光26mm×16.5mm的半視場，大晶片需進行拼接，這對疊對精度（目標<1奈米）和製程控制是一大考驗；為此，6x12吋大尺寸光罩的提案被提出，但面臨巨大的基礎設施改造成本；光罩基板的缺陷控制（相位與振幅缺陷需達奈米級）與多層膜（Mo/Si）品質至關重要；護膜（Pellicle）需在高達800-1000W的EUV光源功率下，維持>90%的穿透率與數萬片晶圓的壽命，碳奈米管（CNT）、鈹（Be）、金屬矽化物等新材料是研發重點；同調光源檢測（APMI，如Lasertec ACTIS A300）與修復技術也需跟上圖案複雜化的腳步。
量測（Metrology）： 挑戰在於量測<20奈米的超薄光阻圖案，需克服低訊噪比（SNR）、低對比度與電子束損傷問題（如Hitachi High-Tech GT2000的超低電壓SEM）；同時要能精確表徵GAA、CFET等複雜3D結構的輪廓、深度與底部尺寸；疊對控制需達到0.6奈米等級，並有效管理拼接帶來的變異；AI/ML被大量用於缺陷檢測與分類，以應對極低的缺陷容忍度；EUV散射量測等新興技術也在開發中，以提供非破壞性的高精度量測方案。

技術比較與優劣勢分析

為了更清晰地理解High-NA EUV在生態系統中的定位，下表比較了主要的光阻劑平台，以及High-NA EUV單次曝光與當前Low-NA EUV多重曝光方案的差異。

表格一：主要 High-NA EUV 光阻劑平台比較

光阻劑類型 (英文縮寫)	主要開發商/供應商 (範例)	報告解析度 (奈米間距)	達成敏感度 (mJ/cm²)	LER/LWR (奈米)	隨機缺陷性能	High-NA 主要優勢	主要挑戰/限制	開發狀態/展望
化學放大光阻劑 (CAR)	杜邦, JSR, TOK	16 (目標 <10)	目標 ≤60	LER 仍是挑戰	主要限制因素	成熟技術，正型選項	薄膜蝕刻抗性差，吸收有限	持續改進，特定應用
金屬氧化物光阻劑 (MOR)	Inpria (JSR), imec 合作夥伴	10 (線/間)	可透過協同優化降低	良好	缺陷較低	高 EUV 吸收，優異蝕刻抗性	多為負型，亮場光罩問題	線/間圖案化領先者
乾式光阻劑	Lam Research	24 (線/間)	努力克服劑量-粗糙度權衡	努力克服劑量-粗糙度權衡	潛在低缺陷	即時調整化學，潛在缺陷優勢	需新設備，劑量/粗糙度平衡	開發中，具前景
分子/新型光阻劑	杜邦, 研究機構	探索中	視材料而定	視材料而定	旨在減少化學隨機性	潛力突破 RLSF 限制	多處於早期研究	積極研究領域

表格二：High-NA EUV 與 Low-NA EUV 多重曝光比較

特性	High-NA EUV (單次曝光)	Low-NA EUV (多重曝光，如 LELELE)
曝光機成本	極高 (約 3.8-4 億美元)	較高 (約 High-NA 的一半)
單次曝光成本	高 (約 Low-NA 的 2.5 倍)	標準
製程複雜性	相對簡化 (取代多次曝光)	非常複雜 (多次微影、蝕刻循環)
週期時間	潛在縮短	較長
良率影響	潛在提升 (減少步驟)，但新技術風險高	累積誤差風險高
適用情境	極精細圖案 (如關鍵金屬層)	目前主流，但面臨物理極限
生態系成熟度	發展中	相對成熟
拼接需求	對大晶片是主要考量	無

從經濟效益考量，High-NA EUV的高昂設備（單台約3.8億至4億美元）和單次曝光成本，使其必須能夠取代多次（通常是三次或更多）Low-NA EUV的曝光步驟，才能在總體擁有成本上顯現優勢；IBM的分析指出，若能取代四道Low-NA光罩流程，High-NA可顯著降低晶圓成本，但若僅取代兩道，則不具成本效益；英特爾的策略便是在其14A節點的關鍵金屬層導入High-NA，以取代原先需要的三次Low-NA曝光和約30-40個製程步驟。

製造與實作挑戰與前沿研究

High-NA EUV的落地量產之路充滿挑戰，其複雜性遠非單一公司或機構所能獨力克服，整個生態系統的協同合作至關重要。

比利時的半導體研究機構imec在此扮演了核心樞紐的角色，它與ASML在荷蘭Veldhoven共同建立了High-NA EUV實驗室，為全球的材料供應商、光罩製造商、量測設備商以及晶片設計與製造公司（IDM/晶圓代工廠）提供了一個關鍵平台，共同進行技術研發、降低風險並開發應用案例。

ASML與光學巨擘蔡司（Zeiss）數十年如一日的緊密合作，是High-NA EUV龐大精密光學系統得以實現的基石；而英特爾作為最積極的早期採用者，其「先行者」策略，包括率先安裝全球首批商用High-NA EUV工具並同步投入生態系統各環節的開發，對整個產業的進程起到了重要的推動作用。

諸如SPIE先進微影暨圖案化技術研討會等國際學術會議，則成為展示最新研究突破的關鍵舞台；在近期的會議中，imec宣布High-NA EUV圖案化生態系統已「準備就緒」可轉移至聯合實驗室，並展示了在MOR光阻劑上實現10奈米線/間圖案、CAR光阻劑實現16奈米線/間圖案的成果，以及在拼接技術、缺陷減少和量測方面的進展；英特爾也已分享其使用High-NA工具曝光數萬片晶圓的經驗，光源功率和疊對表現均達到預期，早期元件數據令人鼓舞。

然而挑戰依然存在，特別是在光阻劑的LER控制、特定應用（如接觸窗）的光罩品質，以及整體的高昂成本方面；國際EUVL指導委員會在SPIE 2024後的共識指出，在隨機性缺陷、光罩基礎設施（尤其是大尺寸光罩的標準化）以及護膜技術方面，仍需要更重大的突破才能確保順利量產。

應用場景與市場潛力分析

High-NA EUV技術的目標應用領域主要集中在最先進的邏輯晶片和高密度記憶體製造，這些領域對圖案化的精細度要求最高。

對於廣泛的科技愛好者來說，這意味著未來我們將能擁有更強大、更節能的電子產品；例如，由High-NA EUV技術製造的AI晶片，將能處理更複雜的演算法，帶來更智能的語音助理、更逼真的虛擬實境體驗；下一代中央處理器（CPU）和圖形處理器（GPU）的效能將大幅提升，讓電腦遊戲畫面更流暢細膩，科學計算速度更快；行動裝置的處理能力和電池續航力也將受益。

對半導體專業人士而言，High-NA EUV的市場潛力則體現在其對先進製程節點的不可或缺性；英特爾已明確將其用於14A製程節點（預計2026年量產），並規劃用於後續的埃米世代製程，主要針對極其精細的金屬連線層（如M0/M2，目標間距18-24奈米）和可能的接觸窗/通孔層；台積電（TSMC）和三星（Samsung）雖然相對謹慎，但普遍預期也會在約1.0奈米節點世代導入；在DRAM記憶體方面，預計可能用於D0a世代（約當28奈米間距）或更先進的高密度產品；High-NA EUV的成功導入與否，將直接影響各大晶片製造商在先進製程競賽中的地位，以及整個半導體產業的市場格局與供應鏈動態。

未來發展趨勢與展望

展望未來，High-NA EUV的發展路徑將聚焦於整個生態系統的持續整合、優化與成本效益的提升；這是一場涉及材料科學、光學工程、精密製造、量測技術與軟體演算法的全面競賽。

關鍵的趨勢包括：持續提高EUV光源的功率以增加產能，開發更敏感且性能更均衡（RLSF）的光阻劑以縮短曝光時間並提高良率，提升光罩的無缺陷率和護膜在高功率下的耐用性與壽命，發展更快速、更精準且能應對3D結構的量測與製程控制技術，並利用AI/ML優化從設計、OPC到缺陷檢測的各個環節。

關於光罩標準的抉擇——是持續優化現有6吋光罩的拼接技術，還是投入巨資轉向6x12吋大尺寸光罩以實現全視場曝光——將是影響未來數年產業走向的重大決策點；這可能會導致High-NA EUV的基礎設施根據不同晶片尺寸需求而出現分化。

更長遠來看，業界已經開始探討所謂的「Hyper-NA」（如0.75 NA甚至更高）概念，這無疑將帶來比0.55 NA更為艱鉅的挑戰，例如景深將進一步急遽縮減，光阻劑薄膜可能需要薄至原子級，偏振效應對成像的影響更為顯著，甚至需要全新的多層膜反射鏡材料。

然而，為0.55 NA生態系統所開發的材料、製程、量測技術和計算模型，以及建立起來的緊密合作模式，無疑將為應對Hyper-NA的放大挑戰，奠定寶貴的知識基礎和實踐經驗；High-NA EUV的征途，既是當前半導體微縮的關鍵戰役，也是未來更先進微影技術的學習平台與催化劑。

結論

高數值孔徑EUV微影技術，無疑是半導體產業延續摩爾定律輝煌、叩關埃米世代的關鍵鑰匙；然而，這把鑰匙的鑄造並非一蹴可幾，它不僅僅代表著一台性能更強的曝光機，更是一場涵蓋光阻劑材料創新、光罩精密製造與保護、以及量測技術極限突破的全面性生態系統革命。

從RLSF四面體的艱難平衡，到變形光學引發的拼接或大尺寸光罩抉擇，再到護膜在高功率下的生存考驗，以及在奈米甚至埃米尺度上對缺陷與尺寸的精準掌控，每一個環節都充滿了前所未有的挑戰；但同時，我們也看到imec等研究聯盟的協同攻關，ASML、蔡司、英特爾等產業巨頭的引領投入，以及無數供應鏈夥伴的默默耕耘，正一步步將High-NA EUV從實驗室推向量產線。

這趟旅程或許充滿荊棘，但其終點所指向的，是更強大的運算能力、更智慧的科技應用，以及人類社會持續數位轉型的無限可能；High-NA EUV的現在與未來，正是科技創新中挑戰與機遇並存、合作與競爭交織的最佳寫照。