Chiplet 封裝怎麼組成一個 AI 大腦？

AI 大腦的秘密不是單晶片，而是一群「晶片小兵」！ 從 Chiplet 到 3D 封裝，一場微型積木的革命，正悄悄顛覆你對運算力的想像。台積電、Intel、NVIDIA 等科技巨頭已全力投入，Chiplet 封裝正成為打造 AI 大腦的關鍵技術。

在人工智慧（Artificial Intelligence, AI）迅速崛起的時代，從智慧音箱到自駕車，從醫療診斷到語言模型，一切都仰賴於「大腦」般的計算核心。而這個「AI 大腦」的誕生，已不再是單一顆龐然大物的晶片，而是由許多微型晶片（Chiplet）拼裝起來的複雜系統。這樣的技術不僅讓效能與彈性大幅提升，更像極了樂高積木，讓硬體也能像軟體一樣「模組化」。

這場由 Chiplet 所主導的半導體革命，背後不僅關乎技術演進，也牽動著供應鏈重構、製程策略改變與商業模式的再設計。從技術端到產業策略，從封裝工藝到系統架構設計，Chiplet 正在悄悄改寫整個晶片世界的規則。本文將從 Chiplet 的定義開始，一步步拆解這種打造 AI 大腦的技術魔法，並深入探討其帶來的產業衝擊與發展前景。

全球晶圓代工與 Chiplet 的產業布局

隨著 Chiplet 架構逐漸成為主流，全球晶圓代工龍頭也紛紛投入相關技術的開發與標準建立。台積電（TSMC）不僅早在 CoWoS 和 InFO 設計上展現領先優勢，更積極推動 SoIC（System on Integrated Chips）與 3D Fabric 技術，加速異質整合的實現。Intel 則在 Foveros 和 EMIB 封裝上發力，並與合作夥伴共同建立 UCIe 標準，期望讓 Chiplet 市場跨越廠牌限制，進入真正的模組自由時代。

三星（Samsung）也不落人後，投入其 X-Cube 平台，並強調垂直整合優勢下的 AI 晶片客製化能力；而聯電與日月光等業者，則在 2.5D、Fan-Out 與背面供電（BSP）技術上開創新的封裝形式，為未來高效能計算（HPC）與 AI 提供更多彈性解方。

值得注意的是，封裝不再只是後段製程（Back-End），而逐漸與設計階段深度整合，形成「系統級封裝（SiP）」與「封裝即系統（Package as System）」的策略趨勢。這也意味著晶圓代工廠不再只是晶片代工角色，而是成為封裝架構的核心設計者之一，從設計定義、模擬、熱管理到封裝測試都需全面參與，推動晶圓代工角色向上延伸至系統整合者。

此外，中國、韓國、日本也積極投入 Chiplet 技術開發與國家級半導體戰略，如中國清華大學與寒武紀推動本土化封裝標準，韓國政府則與 SK hynix 合作打造 HBM 與 Chiplet 封裝生態，顯示這場技術競爭已從商業層次延伸到科技主權與戰略佈局。

Chiplet 組裝方式（MCM、2.5D、3D 封裝技術）

要讓一顆顆功能不同的 Chiplet 有如交響樂般協同運作，關鍵就在於「封裝技術」。目前主流的 Chiplet 封裝方式包含以下幾種，每一種都有其技術挑戰與應用範疇：

• 多晶片模組（MCM, Multi-Chip Module）：

  這是最基本的封裝方式，將多個裸晶（die）放在同一個封裝基板上，透過金線或焊球（solder bumps）連接。雖然設計相對簡單，但訊號傳輸距離較長、密度不夠，對高速應用如 AI 推理並不理想。

• 2.5D 封裝（with Interposer）：

  在晶片與基板之間加入一層中介矽片（interposer），可以在不堆疊的情況下，實現高密度、短距離的互連。這類封裝技術目前廣泛應用在高效能運算（HPC）與 AI 晶片中，像是 AMD 的 Instinct MI300、Intel 的 Ponte Vecchio 都採用類似設計。

• 3D 封裝（3D Stacking）：

  將不同的 Chiplet 垂直堆疊，並透過矽穿孔（TSV, Through-Silicon Via）技術將上下晶片連接。這種方式可以大幅縮短資料傳輸距離、提高頻寬，但也需要克服散熱、應力管理等工程難題。未來的 AI 晶片若要持續提升密度與效能，3D 封裝勢必將成主流之一。台積電的 SoIC、Intel 的 Foveros 技術便是此類代表。

AI 晶片中的異質整合與模組化彈性應用

Chiplet 技術在 AI 處理器中不只是一種組裝方法，更是一種系統級設計策略。從異質運算、製程彈性，到升級擴充能力，都讓 Chiplet 成為打造 AI 大腦不可或缺的核心工具。

• 異質整合（Heterogeneous Integration）： AI 晶片通常需要結合多種計算資源，像是 CPU（中央處理器）、GPU（圖形處理器）、NPU（神經網路處理器）等。透過 Chiplet 技術，這些不同運算架構可以分別製作，然後在同一封裝中整合，不僅提升效能，也減少功耗與傳輸延遲。
  

• 製程最佳化： 不同功能模組對製程的需求不同，記憶體控制器可以用成熟的 28nm 製程，而計算核心則採用先進的 3nm 製程。Chiplet 技術讓不同製程晶片共存成為可能，達到成本效益最大化。
  

• 設計模組化與彈性：當市場有新需求時，只要更換其中一個 Chiplet，就能快速推出新一代產品，像是在同一個平台上換裝更強大的 AI 引擎。這大大縮短了開發週期，也讓產品迭代更靈活有彈性。

此外，Chiplet 設計也有助於 供應鏈分工與國際合作。不同晶片模組可以交由不同廠商專責設計與生產，使整體供應鏈更具彈性與可控性，也為中小晶片公司創造嶄新的市場機會。

實際應用案例（如 AMD Ryzen、NVIDIA Grace Hopper）

Chiplet 架構的落地應用已遍及多項主流晶片產品：

• AMD Ryzen 與 EPYC 系列：AMD 為最早大規模導入 Chiplet 架構的廠商之一。Ryzen 桌上型處理器透過中央 I/O Chiplet 搭配多個 CPU 核心晶粒，在效能、成本與製程之間達到高度彈性。伺服器用的 EPYC 系列更可透過 CCD（Core Complex Die）與 IOD（I/O Die）分離設計，擴充核心數至數十核心並保持良好功耗控制。
  

• NVIDIA Grace Hopper 超級晶片：NVIDIA 於 2023 推出的 Grace Hopper 將 Grace CPU 與 Hopper GPU 透過 Chip-to-Chip 互連整合於單一封裝中，並搭配高頻寬記憶體（HBM）與 NVLink-C2C，提供超過 900GB/s 的內部帶寬，專為 AI 訓練與推論優化。

這些例子顯示，Chiplet 架構不再只是技術藍圖，而是推動現代高效能運算邁向下一階段的實戰核心。

根據 Yole Group、TrendForce 等市場研究機構預測，Chiplet 市場規模將從 2023 年的 65 億美元快速成長，預估 2030 年將超過 500 億美元，占據整體高效能晶片市場的 25% 以上。這股趨勢不僅反映在科技巨頭如 AMD、Intel、NVIDIA 的產品路線圖中，也開始吸引如 Marvell、Tenstorrent、Esperanto Technologies 等新創公司參戰。

對投資者而言，Chiplet 不僅是技術革新，更是一種價值鏈重組的契機。從上游的設計自動化（EDA）、中游的封裝測試（OSAT）、下游的雲端服務與邊緣 AI 應用，各個環節皆可能因 Chiplet 架構受益，形成橫跨製程與應用的多點投資機會。

同時，國際間圍繞晶片主權與晶片法（如美國 CHIPS Act、歐盟 Chips Act）展開的政策博弈，也將間接推動 Chiplet 成為地緣科技戰略中的重要一環，使各國都加速本地化晶片能力、封裝自製化與模組標準制定。

綠色晶片與碳足跡挑戰

AI 晶片的運算需求飛速增長，也意味著能耗與碳排放的急劇上升。Chiplet 雖然不是解決能源問題的萬靈丹，但其模組化與異質製程的特性，的確為降低整體碳足跡創造了契機。例如，透過將低頻 I/O 單元轉移至成熟製程晶片，不僅降低晶圓使用成本，也可減少製造過程中對水資源與電力的消耗。再者，Chiplet 的重複利用與模組共用潛力，也為晶片再設計與回收提供新契機。

台積電與 NVIDIA 均已展開封裝碳足跡揭露計畫，未來在 Chiplet 架構設計階段，環保與能源效率將成為重要設計指標。部分業者如 Graphcore 甚至嘗試將晶片區塊設計與散熱結構整合，進一步強化能源密度管理能力。

此外，隨著 ESG（環境、社會、公司治理）成為全球企業經營的關鍵指標，Chiplet 架構的「模組可再用性」、「製程彈性」與「功能隔離更新」等優勢，也讓其成為綠色晶片設計中備受關注的新型態架構。未來在永續報告中揭露 Chiplet 模組比重與再生利用率，有望成為評估科技企業永續發展的參考依據。

未來前瞻：量子晶片與開放 Chiplet 生態

放眼未來，Chiplet 封裝概念有望延伸至量子運算與神經形態晶片等前瞻領域。例如，若能將量子控制單元以 Chiplet 模組封裝於傳統邏輯晶片上，將能加速混合式量子-經典系統的開發。雖目前仍在原型階段，但 IBM、PsiQuantum 等企業已開始佈局相關架構，為未來十年的晶片型態帶來更多想像空間。

另一方面，開放標準的發展如 UCIe（Universal Chiplet Interconnect Express）也將是關鍵推手。它讓來自不同廠商、不同製程的 Chiplet 可互通整合，打造類似「App Store for Chips」的模組生態圈。這不僅降低進入門檻，也將帶動一波開放硬體設計的創新潮流。

同時，全球矽智財（IP）與 Chiplet 設計工具鏈也在快速擴展，像是 Synopsys、Cadence 等 EDA 公司推出支援 Chiplet 模擬與驗證的整合解決方案，進一步降低開發門檻。這將促使更多中小型半導體公司、IC 設計新創，加入 Chiplet 市場競逐，加速創新應用爆發。