突破 AI 算力的「銅牆鐵壁」！矽光子與 CPO 如何重塑半導體價值鏈

從 [電訊號極限] 到 [光傳輸革命] 的決策路徑

在當前由 AI 驅動的軍備競賽中，無論是大型語言模型訓練還是巨量資料推論，科技巨頭們面臨的最大噩夢不再是「運算能力不足」，而是「資料餵不夠快」。

現代 GPU 的運算核心極度強大，但當這些晶片試圖將海量資料傳輸給其他伺服器時，必須仰賴傳統的銅線與電路板走線，在極高頻率下，電子在銅線中移動會產生巨大的物理損耗與廢熱，這道被稱為「銅牆鐵壁」的物理極限，正在扼殺 AI 資料中心的效能與能源效率。

為了解決這個危機，矽光子 (Silicon Photonics, SiPh) 與 共同封裝光學 (Co-Packaged Optics, CPO) 技術強勢崛起，這場技術革命的核心理念極度純粹：用「光子」取代「電子」來傳輸資料。

對企業高層而言，這項轉變發出了一個震耳欲聾的戰略訊號：傳統射頻 (RF) 與光通訊產業的邊界正在徹底崩塌，光電整合不僅改變了伺服器的內部架構，更引發了供應鏈利潤池的劇烈重分配。

本文將為您深度拆解 CPO 的商業邏輯，以及投資人應如何在這場半導體製造與測試的典範轉移中，精準捕捉下一個十年的爆發性增長點。

觀測到的「技術訊號」(The Technical Signal)

這場從「電」到「光」的技術轉型，是由三個步步進逼的產業痛點所催生。

訊號一：AI 晶片的 I/O 危機（撞上「銅牆」）

AI 叢集需要數萬顆 GPU 平行運作，當資料在這些晶片之間流動時，傳統的 SerDes（串列解串列器）介面與銅線面臨著物理法則的嚴酷懲罰。

• 傳輸量 (Throughput) 瓶頸：  當每條通道的傳輸速率突破 100 Gbps 甚至 200 Gbps 時，電訊號在 PCB 上的衰減呈指數級上升，為了把訊號推得更遠，工程師只能不斷加大功率放大器的耗電量。

• 功耗災難：  如今，一個 AI 資料中心有將近三成的電力，是消耗在「把資料從 A 點搬到 B 點」的 I/O 傳輸上，而非實際的運算，這使得散熱與電力成本成為企業營運的不可承受之重。

訊號二：插拔式光模組的功耗與體積極限

過去，業界的解決方案是使用「插拔式光通訊模組」(Pluggable Transceivers)。

• 商業比喻：「傳統的港口物流」

  • 在傳統架構中，運算晶片（內陸工廠）產生資料，透過很長的銅線（高速公路）送到伺服器面板邊緣的插拔式光模組（港口），在港口，資料被轉換成光訊號，透過光纖（海運）送到遠方。

  • 痛點： 隨著資料量暴增，「高速公路」變得極度壅塞且耗能，此外，伺服器前面板的物理空間有限，根本無法插滿足夠多的光模組來滿足 51.2T 甚至 102.4T 網路交換器的頻寬需求。

訊號三：CPO (共同封裝光學) 的強勢崛起

為了解決上述問題，產業唯一的出路就是共同封裝光學 (CPO)。

• 商業比喻：「將港口直接搬進工廠內部」

  • CPO 的概念，就是利用先進封裝技術，將「光電轉換晶片」直接封裝在距離「核心運算晶片 (GPU/ASIC)」僅幾毫米的同一個基板上。

  • 技術突破： 資料不需要再經過長途的電路板跋涉，一出運算核心，立刻在幾毫米內被轉換成「光」，直接進入光纖。這徹底消滅了漫長的銅線路徑，將 I/O 功耗大幅降低 30% 以上，同時將傳輸頻寬提升了數倍。

轉譯為「商業影響」(Translating to Business Impact)

當技術架構發生根本性改變，原本穩固的商業生態系便會隨之解構，矽光子與 CPO 正在供應鏈中掀起滔天巨浪。

影響一：伺服器架構的解構與重組

未來的 AI 伺服器與高階交換器，內部將不再充滿密密麻麻的銅線，而是佈滿了光纖陣列。

• 這表示傳統專注於高頻 PCB 材料、高頻連接器的廠商將面臨市場萎縮的威脅，除非他們能快速轉型至光纖連接器或微型光學元件領域。

• 伺服器主機板的設計複雜度將大幅下降，但先進封裝模組的複雜度將呈指數級飆升，系統廠的價值將越來越依賴於底層的晶圓代工與封測技術。

影響二：傳統光通訊模組廠的轉型壓力

這是最劇烈的價值鏈轉移。過去，獨立的光通訊模組大廠掌握了極高的利潤。

• 威脅： 當光電轉換功能被整合成一顆小小的「矽光子小晶片 (Chiplet)」，並被封裝進 GPU 旁邊時，傳統「插拔式光模組」的市場需求（特別是在極高速率領域）將被大幅削減。

• 轉型： 這些模組廠必須轉型，提供 CPO 架構下的外部雷射光源模組 (External Laser Small Form Factor Pluggable, ELSFP)，或者轉型為矽光子晶片的設計 IP 供應商，否則將面臨邊緣化的危機。

影響三：先進封裝與測試的全新戰場 (O/E 轉換量測)

CPO 將半導體產業推入了一個前所未見的複雜領域：「光電異質整合」。

在同一個極小的封裝體內，必須同時處理奈米級的電子邏輯運算，以及微米級的光學對準，這為晶圓代工廠與封測代工廠 (OSAT) 帶來了巨大的技術壁壘與利潤空間，同時，這也創造了一個全新的痛點：測試； 工程師不再只是量測電訊號，他們必須精準地測試「電轉光 (E-to-O)」與「光轉電 (O-to-E)」的轉換效率，這需要極度昂貴且複雜的混合訊號量測儀器與微型光學探針台。

高層戰略思考 (C-Level Strategic Thinking)

面對這波光電融合的超級週期，企業高層必須打破過去「電」與「光」各自為政的思維孤島。

應對策略：擁抱「光電整合」生態系

• 對於 IC 設計公司： 單純的數位邏輯設計能力已不足以應對未來的 AI 需求，企業必須積極獲取矽光子 IP，或者與掌握矽光子技術的設計服務公司結盟，確保未來的運算晶片具備無縫介接光學 I/O 的能力。

• 對於封測廠 (OSAT)： 誰能解決光纖陣列與矽光子晶片之間那幾微米的「光學對準與貼合」難題，誰就能拿下頂級客戶的訂單，這需要針對高精度微機電 (MEMS) 與自動化光學組裝設備進行重大的策略性投資。

資源配置的優先序 (測試與自動化對準)

在良率決定生死的高階封裝中，最大的瓶頸往往出現在產線的最後一哩路， 企業應將研發與資本支出優先配置於「晶圓級光電測試 (Wafer-Level Optical Testing)」與「主動/被動光學對準演算法」，能夠在晶圓尚未切割前，就快速篩選出不良的矽光子裸晶，將是降低整體 CPO 模組報廢成本的最關鍵防線。

策略結語：投資人該關注的訊號

在這場從電子跨越到光子的硬體革命中，資本市場的關注點必須從傳統的「摩爾定律微縮」，轉移至「先進光電封裝能力」，投資人應密切追蹤以下三個決定勝負的關鍵訊號：

1. 訊號一：晶圓代工巨頭的「矽光子平台」商用化進程。 台積電 (TSMC) 的 COUPE 平台等先進光電整合技術，是推動 CPO 落地的核心引擎，投資人應關注這些晶圓廠在矽光子領域的產能擴充速度，以及頂級 AI 晶片客戶（如 Nvidia、AMD、Broadcom）將其下一代架構導入 CPO 封裝的實際時程，這不僅決定了晶圓廠的營收增長，更確立了整個供應鏈的技術標準。

2. 訊號二：封測代工廠 (OSAT) 在「光學組裝與量測」的資本支出。 CPO 的終極瓶頸在於製造與測試，光纖與矽光子晶片之間的接合需要次微米級的精準度，且極易受到熱膨脹與應力影響，請密切關注台灣封測龍頭（如日月光 ASE 的 VIPack 平台佈局）是否大幅增加針對高階光學貼合設備、自動化光電探針台的資本支出，那些能率先克服光電異質整合「良率地獄」的 OSAT 廠商，將享有極高的進入壁壘與毛利溢價。

3. 訊號三：「光電混合測試介面」供應鏈的爆發。 測試成本目前佔據了矽光子模組極大的比例，傳統純測試電訊號的設備已無法滿足需求，投資人應鎖定那些能提供「光電同測」解決方案的設備商與測試介面廠（例如具備高頻 RF 與精密光學探針製造能力的台灣探針卡大廠如旺矽 MPI，或自動化量測整合商如致茂 Chroma），隨著 CPO 進入量產階段，這些能大幅縮短測試時間、提升產出傳輸量的設備供應商，將迎來一波極其強勁的獲利增長週期。

如果你覺得 Aminext 這次的整理有幫到你，哪怕只有一點點啟發，能不能幫我個小忙，按下「喜歡」或「轉發」分享給可能需要的朋友呢？ 這是一個個人經營的小小部落格，你的每一個小小支持，都是讓我能繼續堅持、為大家追蹤最新趨勢的最大動力！ 謝謝你看到最後！