【科技速解】頻寬翻倍的巨獸：PCIe 7.0 標準正式登場，AI 伺服器為何需要「TB 級」資料傳輸？

Sonya
10月3日
讀畢需時 6 分鐘

秒懂重點：為什麼你現在非懂不可？

正如您所預期的，國際標準組織 PCI-SIG 已於 2025 年稍早正式發布了 PCIe 7.0 的 1.0 完整版規範，為下一個世代的資料傳輸技術定下了最終標準。這項升級的核心只有一個目標：再次將頻寬翻倍，以應對 AI 和高效能運算 (HPC) 帶來的無盡數據洪流。

PCIe 7.0 的速度快得驚人，其單一通道 (x1) 速度高達 32 GB/s，這意味著顯示卡常用的 x16 通道，雙向頻寬理論值高達 1 TB/s。這是什麼概念？它相當於每秒鐘傳輸約 200 部高畫質電影。

為何我們需要如此瘋狂的速度？因為在 AI 資料中心裡，頂級的 GPU 加速器、次世代的 1.6T 網路卡、以及 CXL 記憶體擴展設備，都像嗷嗷待哺的巨獸，它們之間交換資料的「塞車延遲」，已成為限制整體算力發揮的最大瓶頸。PCIe 作為連接這一切的「主動脈」，其頻寬必須領先一步。PCIe 7.0 的定案，意味著整個半導體產業鏈，從 IP 設計、晶片製造到測試驗證，都將圍繞這個新標準展開一場全新的軍備競賽。

技術白話文：原理解析與核心突破

過去的瓶頸：為何 PCIe 6.0 也不夠用了？

PCIe 6.0 在幾年前將頻寬翻倍，似乎已經非常快。但 AI 模型規模的增長速度，遠超我們的想像。

比喻：我們可以把 AI 伺服器想像成一座超級工廠。CPU 是總指揮，大量的 GPU 加速器是埋頭苦幹的「核心車間」，而網路卡則是連接外界的「貨運港口」。PCIe 就是連接這一切的「廠區內部高速公路」。
瓶頸：隨著 GPU 車間的處理能力越來越強（例如 NVIDIA 的 B 系列或次世代 GPU），以及港口吞吐量升級到 800G 甚至 1.6T 乙太網路，廠區內部的這條 PCIe 6.0 高速公路，即使已經很寬，也開始出現「交通壅塞」。尤其是當多個 GPU 車間需要頻繁交換半成品（模型權重）時，公路的堵塞會直接導致昂貴的車間停工，等待物料送達。

為了讓整座工廠的效率最大化，我們必須建造一條更寬、更快的廠區公路。這就是 PCIe 7.0 的使命。

它是如何運作的？更快的車速，更嚴苛的路況

PCIe 7.0 延續了 6.0 世代的兩大核心技術，並將其推向極致：

PAM4 信號調變：
- 比喻：傳統的 NRZ 信號，像是每輛卡車只能載 1 個貨箱（代表 0 或 1）。而 PAM4 技術，則是讓每輛卡車能堆疊 4 種不同高度的貨箱，一次就能載 2 個貨箱的資訊量（代表 00, 01, 10, 11）。這讓「貨運密度」直接翻倍。
FLIT 模式與前向錯誤更正 (FEC)：
- 比喻：由於 PAM4 的貨箱堆疊得很高，在高速行駛中容易出錯（數據誤判）。為此，系統會將貨物打包成標準尺寸的「封包」(FLIT)，並加入了「隨車糾錯員」(FEC)。即使運輸途中有小的錯誤，糾錯員也能即時修正，確保了傳輸的準確性，避免了因出錯而需要整車重送的延遲。

那麼，7.0 的突破在哪？如果說 6.0 是發明了能載 2 個貨箱的卡車，那麼 7.0 就是在同樣的卡車基礎上，將高速公路的「最高限速」直接翻了一倍，從 64 GT/s 提升至 128 GT/s。更高的車速，意味著對「路面品質」（PCB 電路板的銅箔）和「交通規則」（信號完整性）的要求，變得空前嚴苛。

為什麼這是革命性的？

滿足次世代 AI 算力需求：它為 2027 年之後的頂級 GPU 和 AI 加速器提供了必要的數據「糧草通道」，確保它們不會因為數據飢餓而閒置。
賦能 1.6T 世代網路：下一代資料中心的網路速度將從 800G 邁向 1.6T (1600G)，這需要一條能夠匹配其速度的內部匯流排，PCIe 7.0 正是為此而生。
鞏固伺服器分解式架構：它為 CXL 3.0 及未來標準提供了更寬廣的底層通道，讓 CPU 能以更高效率去連接遠端的記憶體池 (Memory Pooling) 或加速器，是實現高效能分解式架構的關鍵。

產業影響與最新發展

隨著 PCIe 7.0 1.0 規範的正式發布，整個產業的重心已從「標準制定」轉向「生態系備戰與實作」。

誰是主要玩家？

IP/EDA 供應商 (軍火設計師)：Synopsys (新思科技) 和 Cadence (益華電腦) 已在第一時間推出了經過最終規範驗證的 PCIe 7.0 控制器和 PHY 的矽智財 (IP)。晶片設計公司現在可以直接購買這些「設計藍圖」，來開發自己的晶片，這大大縮短了產品上市時間。
晶片設計巨頭 (軍火製造商)：NVIDIA、AMD、Intel 和 Broadcom 等公司，均已公開表示他們下一代或下下代（預計 2027-2028 年）的 GPU、CPU 和網路晶片，都將原生支援 PCIe 7.0。目前，這些公司的研發團隊正處於將 IP 整合進其晶片設計的關鍵階段。
測試與量測廠商 (靶場與裁判)：是德科技 (Keysight)、太克 (Tektronix) 等公司，正積極展示其最新的高頻寬示波器和分析儀，這些設備是驗證 PCIe 7.0 晶片能否在 128 GT/s 的超高速下穩定運作的唯一裁判。
材料與連接器廠商 (道路建材商)：信號速度翻倍後，傳統的 PCB 板材 (如 FR-4) 已不敷使用。台光電、聯茂等 PCB 基板廠，以及 Samtec、Amphenol 等連接器製造商，正競相開發能夠應對更高頻率、更低損耗的新材料與連接器，這是一個巨大的市場機會。

技術的普及時程與挑戰

時程：根據過往經驗，從正式規範發布到首批商業化產品上市，大約需要 2-3 年時間。我們可以預期，第一批搭載 PCIe 7.0 的產品（很可能是頂級伺服器和網路交換器）將在 2027 年底至 2028 年問世。
挑戰：信號完整性 (Signal Integrity)：這是 PCIe 7.0 最大的物理挑戰。在 128 GT/s 的速度下，電信號在 PCB 銅箔上傳輸僅僅數公分，就會出現嚴重的衰減和失真。為了克服這個問題，業界必須採用更昂貴的低損耗板材，並在信號路徑上大量使用「Retimer (訊號中繼晶片)」來增強和重塑信號。這將顯著增加主機板的設計複雜度和成本。

潛在的風險與替代方案

風險：成本。為了實現 PCIe 7.0 的穩定傳輸，主機板和周邊元件的成本將大幅上升。這可能會限制其在初期僅應用於最頂級、對成本不敏感的高效能運算領域。
替代方案：對於機櫃內、跨機櫃的長距離連接，PCIe 7.0 的銅線傳輸方案可能已接近極限。產業的共識是，光學傳輸 (Optical Interconnects) 將是必然的下一步。技術如「共同封裝光學」(CPO)，直接將光纖收發器與晶片封裝在一起，將是解決更長距離、更高頻寬傳輸的終極方案。PCIe 7.0 很可能是銅線作為晶片間主要高速互連介質的最後一個輝煌世代。

未來展望與投資視角 (結論)

PCIe 技術的演進，是半導體產業中最穩健、最可預測的「升級剛需」之一。AI 對頻寬的渴求永無止境，這確保了 PCIe 標準的每一次迭代，都能為整個生態系帶來明確的成長動能。

對於投資人而言，PCIe 7.0 的賽局提供了清晰的觀察指標：

最先受惠的「賣鏟人」：在新晶片問世之前，IP/EDA 供應商、測試量測廠商以及Retimer 晶片設計公司，是第一批將技術轉化為營收的公司，值得密切關注。
材料升級的隱形冠軍：高速傳輸的需求，將帶動 PCB 基板材料和連接器的規格升級，相關領域的技術領導者將迎來一波新的成長週期。